Komplekitas nambah saka PCB pertimbangan desain, kayata jam, salib, impedansi, deteksi, lan proses manufaktur, asring meksa para desainer kanggo mbaleni akeh tata letak, verifikasi, lan karya pangopènan. Editor watesan paramèter ngodhe paramèter kasebut dadi formula kanggo mbantu para desainer supaya bisa ngatasi parameter kasebut sing kontradiktif sajrone desain lan produksi.

Ing taun-taun pungkasan, tata letak PCB lan persyaratan nuntun dadi luwih rumit, lan jumlah transistor ing sirkuit terintegrasi saya tambah kaya sing diprediksi dening Hukum Moore, nggawe piranti luwih cepet lan saben denyut nadi luwih cendhek sajrone wektu paningkatan, uga nambah pin – asring 500 nganti 2,000. Kabeh iki nggawe masalah kerapatan, jam, lan crosstalk nalika ngrancang PCB.

Sawetara taun kepungkur, umume PCBS mung duwe sawetara simpul “kritis” (Jaring), biasane diarani watesan kanggo impedansi, dawa, lan reresik. Desainer PCB bakal rute rute kasebut kanthi manual banjur nggunakake piranti lunak kanggo ngotomatisasi nuntun skala gedhe ing kabeh sirkuit. PCBS saiki asring duwe 5,000 utawa luwih simpul, luwih saka 50% sing kritis. Amarga tekanan pasar saiki, kabel manual ora bisa ditindakake. Kajaba iku, ora mung jumlah simpul kritis sing saya tambah, nanging kendala ing saben simpul uga saya tambah.

Watesan kasebut utamane amarga paramèter korélasi lan persyaratan desain sing luwih rumit, contone, rong interval linear bisa uga gumantung karo voltase lan voltase simpul lan bahan papan sirkuit minangka fungsi sing gegandhengan, wektu munggah IC digital mudhun kanthi kecepatan dhuwur lan kurang kacepetan jam bisa mengaruhi desain, amarga denyut nadi luwih cepet lan nggawe lan njaga wektu sing luwih cekak, Kajaba iku, minangka bagean penting saka total wektu tundha desain sirkuit kecepatan tinggi, wektu tundha interkoneksi uga penting banget kanggo desain kecepatan rendah.

Sawetara masalah kasebut bakal luwih gampang ditanggulangi manawa papan luwih gedhe, nanging tren ing arah sing ngelawan. Amarga sarat keterlambatan interkoneksi lan paket kepadatan tinggi, papan sirkuit dadi luwih cilik lan luwih cilik, mula ana desain sirkuit kapadhetan sing dhuwur, lan aturan desain miniaturisasi kudu ditindakake. Wektu pengurangan sing dikombinasikake karo aturan desain miniatur iki, nggawe gangguan crosstalk dadi masalah sing saya misuwur, lan susunan bola bola lan paket kerapatan tinggi liyane bisa nambah crosstalk, swara ganti, lan bouncing lemah.

Watesan sing wis ana

Pendekatan tradisional kanggo masalah kasebut yaiku kanggo nerjemahake syarat-syarat listrik lan proses menyang parameter watesan kanthi pengalaman, nilai gawan, tabel angka, utawa cara pitungan. Contone, insinyur sing ngrancang sirkuit luwih dhisik bisa nemtokake impedansi sing dirating lan banjur “ngira” jembar baris sing dirating kanggo entuk impedansi sing dipengini adhedhasar syarat proses pungkasan, utawa nggunakake tabel pitungan utawa program aritmatika kanggo nyoba gangguan banjur bisa digunakake metu watesan dawa.

Pendekatan iki biasane mbutuhake set data empiris kanggo dirancang minangka pedoman dhasar kanggo perancang PCB supaya bisa nggunakake data kasebut nalika ngrancang kanthi tata letak otomatis lan alat nuntun. Masalah karo pendekatan iki yaiku data empiris minangka prinsip umum, lan umume bener, nanging terkadang ora bisa ngasilake utawa nyebabake asil sing salah.

Ayo gunakake conto kanggo nemtokake impedansi ing ndhuwur kanggo ndeleng kesalahan sing bisa disebabake metode iki. Faktor sing ana gandhengane karo impedansi kalebu sifat dielektrik bahan papan, dhuwure foil tembaga, jarak antarane lapisan lan lapisan lemah / listrik, lan jembaré garis. Amarga telung paramèter pisanan umume ditemtokake dening proses produksi, para desainer biasane nggunakake jembaré garis kanggo ngontrol impedansi. Amarga jarak saka saben lapisan baris menyang lemah utawa lapisan daya beda, jelas dadi kesalahan nggunakake data empiris sing padha kanggo saben lapisan. Iki ditambah karo kasunyatan manawa proses manufaktur utawa karakteristik papan sirkuit sing digunakake sajrone pembangunan bisa diganti kapan wae.

Umume masalah kasebut bakal dibukak ing tahap produksi prototipe, umume yaiku ngerteni masalah kasebut liwat ndandani papan sirkuit utawa ngrancang ulang kanggo ngrampungake desain papan. Biaya kanggo nindakake iku larang, lan ndandani asring nggawe masalah tambahan sing mbutuhake debugging luwih lanjut, lan ilange bathi amarga wektu telat ing pasar ngluwihi biaya debugging.Meh kabeh pabrikan elektronik ngadhepi masalah iki, sing pungkasane nyebabake piranti lunak desain PCB tradisional ora cocog karo kasunyatan kebutuhan kinerja listrik saiki. Ora gampang kaya data empiris babagan desain mekanik.

Apa sing bisa digunakake kanggo nahan desain PCB?

Solusi: Watesan paramèterisasi

Saiki, vendor piranti lunak desain nyoba ngatasi masalah iki kanthi nambah paramèter kanggo kendala. Aspek paling maju saka pendekatan iki yaiku kemampuan kanggo nemtokake spesifikasi mekanik sing nggambarake macem-macem ciri listrik internal. Yen wis dilebokake ing desain PCB, piranti lunak desain bisa nggunakake informasi iki kanggo ngontrol tata letak otomatis lan alat nuntun.

Nalika proses produksi sabanjure diganti, ora perlu dirancang maneh. Desainer mung nganyari parameter karakteristik proses, lan alangan sing relevan bisa diganti kanthi otomatis. Desainer banjur bisa mbukak DRC (Design Rule Check) kanggo nemtokake manawa proses anyar kasebut nglanggar aturan desain liyane lan kanggo ngerteni apa aspek desain sing kudu diganti kanggo ngatasi kabeh kesalahan.

Watesan bisa dadi masukan ing wujud ekspresi matematika, kalebu konstanta, macem-macem operator, vektor, lan alangan desain liyane, nyedhiyakake desainer kanthi sistem sing didhasarake aturan kanthi parameter. Watesan malah bisa dilebokake minangka tabel telusuran, disimpen ing file desain ing PCB utawa skema. Kabel PCB, lokasi area foil tembaga, lan alat tata letak nuruti alangan sing digawe dening kondhisi kasebut, lan DRC verifikasi manawa kabeh desain tundhuk karo watesan kasebut, kalebu jembar baris, jarak, lan syarat ruang kayata watesan area lan dhuwur.

Manajemen hirarkis

Salah sawijining mupangat utama kendala parameterisasi yaiku bisa dinilai. Contone, aturan jembar baris global bisa digunakake minangka watesan desain ing kabeh desain. Mesthi wae, sawetara wilayah utawa simpul ora bisa nyalin prinsip iki, mula kendala level luwih dhuwur bisa dilewati lan kendala level ngisor ing desain hirarkis bisa ditindakake. Parametric Constraint Solver, editor Konstrain saka ACCEL Technologies, diwenehi 7 level:

1. Desain alangan kanggo kabeh obyek sing ora duwe alangan liyane.

2. Watesan hirarki, ditrapake kanggo obyek ing level tartamtu.

3. Watesan jinis simpul ditrapake kanggo kabeh simpul jinis tartamtu.

4. Watesan simpul: ditrapake ing simpul.

5. Watesan antar kelas: nuduhake watesan ing antarane kelenjar loro kelas.

6. Watesan spasial, ditrapake kanggo kabeh piranti ing sawijining ruang.

7. Watesan piranti, ditrapake ing piranti siji.

Piranti lunak kasebut ngetutake macem-macem kendala desain saka piranti individu nganti kabeh aturan desain, lan nuduhake urutan aplikasi aturan kasebut ing desain kanthi grafis.

Contone 1: Lebar garis = F (impedansi, jarak lapisan, konstanta dielektrik, dhuwure foil tembaga). Mangkene conto carane watesan parameter bisa digunakake minangka aturan desain kanggo ngontrol impedansi. Kaya kasebut ing ndhuwur, impedansi minangka fungsi konstanta dielektrik, jarak menyang lapisan garis paling cedhak, lebar lan dhuwure kawat tembaga. Amarga impedansi sing dibutuhake dening desain wis ditemtokake, patang paramèter kasebut bisa ditindakake kanthi sewenang-wenang minangka variabel sing cocog kanggo nulis maneh formula impedansi. Ing kasus paling umum, desainer mung bisa ngontrol jembar garis.

Amarga iku, watesan ing jembar baris minangka fungsi impedansi, konstanta dielektrik, jarak menyang lapisan garis paling cedhak, lan dhuwure foil tembaga. Yen formula kasebut ditemtokake minangka watesan hirarkis lan paramèter proses pabrikan minangka watesan level desain, piranti lunak bakal kanthi otomatis nyetel jembaré garis kanggo menehi ganti rugi nalika lapisan garis sing dirancang bakal ganti. Kajaba iku, yen papan sirkuit sing dirancang digawe ing proses sing beda lan dhuwure foil tembaga diganti, aturan sing relevan ing level desain bisa diitung maneh kanthi otomatis kanthi ngganti paramèter dhuwure foil tembaga.

Tuladha 2: Interval piranti = Maks (interval default, F (dhuwur piranti, Sudut deteksi).Mupangat sing jelas nggunakake loro watesan paramèter lan pamriksa aturan desain yaiku pendekatan parameterisasi bisa hotspot lan dipantau nalika ana pangowahan desain. Contone iki nuduhake kepiye jarak piranti bisa ditemtokake dening karakteristik proses lan syarat tes. Formula ing ndhuwur nuduhake manawa jarak piranti minangka fungsi dhuwur lan deteksi sudut piranti.

Sudut deteksi biasane tetep kanggo kabeh papan, mula bisa ditemtokake ing level desain. Nalika mriksa mesin liyane, kabeh desain bisa dianyari kanthi cukup ngetik angka anyar ing level desain. Sawise paramèter kinerja mesin anyar dilebokake, desainer bisa ngerti manawa desain bisa ditindakake kanthi cukup nganggo DRC kanggo mriksa manawa piranti kasebut ora cocog karo rega jarak anyar, sing luwih gampang tinimbang nganalisa, mbenerake banjur nggawe petungan sing angel. kanggo syarat jarak anyar.

Apa sing bisa digunakake kanggo nahan desain PCB?

Tuladha 3: Tata letak komponen,Saliyane ngatur obyek lan kendharaan desain, aturan desain uga bisa digunakake kanggo tata letak komponen, yaiku bisa ndeteksi papan panggonane piranti tanpa nyebabake kesalahan adhedhasar alangan. Sing disorot ing gambar 1 yaiku kanggo nemokake alangan fisik (kayata interval lan pinggiran jarak lan piranti) papan sing dipasang, gambar 2 yaiku kanggo memenuhi area panempatan piranti sing kendharaan listrik, kayata dawa garis maksimal, gambar mung nuduhake 3 area watesan ruang, pungkasane, angka 4 minangka persimpangan saka telung bagean pertama gambar, iki minangka tata letak area sing efektif, Piranti sing diselehake ing wilayah iki bisa gawe marem kabeh alangan.

Apa sing bisa digunakake kanggo nahan desain PCB？

Nyatane, ngasilake kendharaan kanthi modular bisa ningkatake ketahanan lan panggunaan maneh. Ekspresi anyar bisa digawe kanthi nuduhake paramèter watesan lapisan sing beda-beda ing tahap sadurunge, kayata, jembaré garis lapisan ndhuwur gumantung saka jarak lapisan ndhuwur lan dhuwure kawat tembaga, lan variabel Temp lan Diel_Const ing level desain. Elinga yen aturan desain ditampilake kanthi mudhun, lan ngganti alangan level sing luwih dhuwur langsung nyebabake kabeh ekspresi sing nuduhake alangan kasebut.

Apa sing bisa digunakake kanggo nahan desain PCB？

Nggunakake maneh lan dokumentasi desain

Watesan parametrik, ora mung bisa nambah proses desain awal kanthi signifikan, lan nggunakake maneh pangowahan rekayasa lan desain sing luwih migunani, watesan bisa digunakake minangka bagean saka desain, sistem lan dokumen, yen ora mung ana ing pikirane insinyur utawa desainer, mula pindhah menyang proyek liyane bisa uga lali. Dokumen kendala nyathet aturan kinerja listrik sing kudu ditindakake sajrone proses desain lan nyedhiyakake kesempatan kanggo wong liya ngerti maksud desainer supaya aturan kasebut bisa ditrapake kanthi gampang kanggo proses manufaktur anyar utawa diganti miturut syarat kinerja listrik. Multiplexer mbesuk uga bisa ngerti aturan desain sing pas lan nggawe pangowahan kanthi ngetik syarat proses anyar tanpa kudu mbedhek kepiye carane entuk jembar baris.

Kesimpulan artikel iki

Editor kendala parameter nggampangake tata letak lan nuntun PCB kanthi kendala multi-dimensi, lan kanggo kaping pisanan mbisakake aturan piranti lunak lan desain otomatis kanthi otomatis dipriksa kanthi syarat listrik lan proses sing rumit, ora mung gumantung karo pengalaman utawa aturan desain sing gampang gunane sithik. Asil kasebut minangka desain sing bisa entuk sukses sepisan, nyuda utawa malah ngilangi debug prototipe.