Ngaronjatna pajeulitna tina PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. Editor parameter kendala ngodifikasi parameter ieu kana formula pikeun ngabantosan désainer langkung saé nguruskeun parameter-parameter ieu anu kontradiktif nalika desain sareng produksi.

Dina taun-taun ayeuna, tata ruang PCB sareng syarat peruteyan parantos langkung rumit, sareng jumlah transistor dina sirkuit terintegrasi parantos ningkat sakumaha anu diprediksi ku Hukum Moore, ngajantenkeun alat langkung gancang sareng masing-masing pulsa langkung pondok sapanjang waktos naék, ogé ningkatkeun jumlah pin – sering 500 dugi ka 2,000. Sadaya ieu nyiptakeun masalah kapadetan, jam, sareng crosstalk nalika ngarancang PCB.

Sababaraha taun ka pengker, kaseueuran PCBS ngan ukur aya sababaraha simpul “kritis” (Nets), biasana dihartikeun salaku kendala kana impedansi, panjang, sareng beberesih. Désainer PCB sacara manual bakal nyetél rute ieu sareng teras nganggo parangkat lunak pikeun ngajadikeun otomatis skala ageung tina sadaya sirkuit. PCBS dinten ayeuna sering gaduh 5,000 atanapi langkung titik, langkung ti 50% diantarana kritis. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Sababaraha masalah ieu bakal langkung gampang dibéréskeun upami papan langkung ageung, tapi trend na aya dina arah anu sabalikna. Kusabab sarat reureuh interkonéksi sareng pakét kapadetan tinggi, papan circuit janten langkung alit sareng alit, janten desain sirkuit kapadetan tinggi nembongan, sareng aturan desain miniaturisasi kedah diturut. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Ngalereskeun kendala anu aya

Pendekatan tradisional pikeun masalah ieu nyaéta narjamahkeun sarat listrik sareng prosés kana parameter konstrain anu tetep ku pangalaman, nilai standar, tabel nomer, atanapi metode perhitungan. Salaku conto, insinyur mendesain sirkuit anu munggaran tiasa nangtoskeun impedansi anu dipeunteun teras “ngira-ngira” lebar garis anu dipeunteun pikeun ngahontal impedansi anu dipikahoyong dumasar kana sarat prosés akhir, atanapi nganggo tabel perhitungan atanapi program aritmatika pikeun nguji gangguan sareng teras tiasa dianggo kaluar konstrain panjang.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. Masalah sareng pendekatan ieu nyaéta yén data émpiris mangrupikeun prinsip umum, sareng kaseueuran waktos éta leres, tapi kadang henteu hasil atanapi ngakibatkeun hasil anu salah.

Hayu urang nganggo conto tangtukeun impedansi di luhur pikeun ningali kasalahan cara ieu tiasa disababkeun. Faktor anu aya hubunganana sareng impedansi kalebet sipat diéléktrik tina bahan papan, jangkungna foil tambaga, jarak antara lapisan sareng lapisan taneuh / listrik, sareng garis lebar. Kusabab tilu parameter kahiji umumna ditangtukeun ku prosés produksi, désainer biasana ngagunakeun lébar garis pikeun ngendalikeun impedansi. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

Kaseueuran waktos masalah-masalah ieu bakal kakeunaan dina tahap produksi prototipe, anu umum nyaéta pikeun milarian masalahna ngalangkungan papan sirkuit atanapi ngararancang deui pikeun ngarengsekeun desain dewan. Biaya pikeun ngalakukeun éta mahal, sareng ngalereskeun sering nyiptakeun masalah tambihan anu peryogi debugging salajengna, sareng kaleungitan pendapatan kumargi waktos anu tunda ka pasar langkung jauh tibatan biaya debugging.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Naon anu tiasa dianggo pikeun ngahambat desain PCB?

Solusi: Konstrain paraméterisasi

Ayeuna vendor parangkat lunak desain nyobian ngungkulan masalah ieu ku nambihan parameter kana konstrain. Aspék anu paling canggih tina pendekatan ieu nyaéta kamampuan netepkeun spésifikasi mékanis anu pinuh ngagambarkeun sababaraha ciri listrik internal. Sakali ieu dilebetkeun kana desain PCB, parangkat lunak desain tiasa nganggo inpormasi ieu pikeun ngendalikeun tata perenah otomatis sareng alat panganteur.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. Désainer teras tiasa ngajalankeun DRC (Design Rule Check) pikeun nangtoskeun naha prosés énggal ngalanggar aturan desain anu sanés sareng milarian naon aspek desain anu kedah dirobih kanggo ngabenerkeun sadaya kasalahan.

Konstrain tiasa masukan dina bentuk éksprési matématika, kalebet konstanta, sababaraha operator, vektor, sareng konstrain desain anu sanés, nyayogikeun desainer sistem anu disetir ku aturan. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. Sambungan kabel PCB, lokasi daérah foil tambaga, sareng alat tata perenah nuturkeun konstrain anu dihasilkeun ku kaayaan ieu, sareng DRC negeskeun yén sakumna desain saluyu sareng konstrain ieu, kalebet garis lebar, jarak, sareng sarat ruang sapertos larangan sareng jangkungna jangkungna.

Manajemén hirarki

Salah sahiji kautamian utama kendat parameter nyaéta aranjeunna tiasa dipeunteun. Salaku conto, aturan lébar garis global tiasa dianggo salaku konstrain desain dina sakabéh desain. Tangtosna, sababaraha daérah atanapi simpul henteu tiasa nyonto prinsip ieu, janten kendala tingkat luhur tiasa dipotong sareng konstrain tingkat handap dina desain hirarki tiasa diadopsi. Parametric Constraint Solver, éditor Konstrain tina ACCEL Technologies, dibéré total 7 tingkatan:

1. Desain kendala pikeun sadaya objék anu teu aya kendat sanésna.

2. Watesan hirarki, dilarapkeun ka objék dina level nu tangtu.

3. Konstrain tipe simpul dilarapkeun ka sadaya titik tina jinis tinangtu.

4. Node constraint: applies to a node.

5. Konstrain antar kelas: nunjukkeun konstrain antara simpul dua kelas.

6. Spatial constraint, applied to all devices in a space.

7. Konstrain alat, diterapkeun kana hiji alat.

Parangkat lunak ieu nuturkeun sababaraha watesan desain ti masing-masing alat pikeun aturan desain anu lengkep, sareng nunjukkeun urutan aplikasi tina aturan ieu dina desain ku cara grafik.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Ieu conto kumaha konstrain parameterized tiasa dianggo salaku aturan desain pikeun ngendalikeun impedansi. Sakumaha didadarkeun di luhur, impedansi mangrupikeun fungsi konstanta diéléktrik, jarak kana lapisan garis anu pang caketna, lébar sareng jangkungna kawat tambaga. Kusabab impedansi anu diperyogikeun ku desain parantos ditangtoskeun, opat parameter ieu tiasa sewenang-wenang dianggap salaku variabel relevan pikeun nyerat deui formula impedansi. Dina kaseueuran kasus, désainer tiasa ngan ukur lebar garis.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. Upami pormula na dihartikeun salaku kendala hirarki sareng parameter prosés ngadamelna salaku konstrain tingkat tingkat desain, parangkat lunak sacara otomatis bakal ngaluyukeun lébar garis kanggo ngimbangan nalika lapisan garis anu dirobih. Nya kitu, upami papan sirkuit anu dirancang dihasilkeun dina prosés anu béda sareng jangkungna foil tambaga dirobih, aturan anu aya hubunganana sareng tingkat desain tiasa diitung deui sacara otomatis ku ngaganti parameter jangkungna foil tambaga.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).Mangpaat atra tina ngagunakeun duanana kendala parameter sareng mariksa aturan desain nyaéta pendekatan parameterized portabel sareng diawasi nalika parobihan desain lumangsung. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

Sudut deteksi biasana konstan pikeun sakabéh papan, janten tiasa dihartikeun dina tingkat desain. Nalika mariksa dina mesin anu sanés, sadaya desain tiasa diénggalan kantun ngalebetkeun nilai énggal dina tingkat desain. Saatos parameter kinerja mesin anu anyar dilebetkeun, désainer tiasa terang naha rarancangna tiasa dilakukeun ku ngan saukur ngajalankeun DRC pikeun mariksa naha alatna jarakna paséa sareng nilai spacing anu énggal, anu langkung gampang dibandingkeun nganalisis, menerkeun teras ngadamel itungan anu sesah numutkeun kana sarat jarak anyar.

Naon anu tiasa dianggo pikeun ngahambat desain PCB?

Conto 3: Tata perenah komponén,Salian ngatur objék desain sareng konstrain, aturan desain ogé tiasa dianggo pikeun perenah komponén, nyaéta, tiasa mendakan dimana nempatkeun alat-alat tanpa nyababkeun kasalahan dumasar kana konstrain. Disorot dina gambar 1 nyaéta pikeun minuhan kendat fisik (sapertos interval sareng ujung sela piring sareng alat) tempat tempat parangkat, sorotan 2 nyaéta pikeun minuhan daérah panempatan alat-alat konstrain listrik, sapertos panjang garis maksimum, gambar 3 ngan ukur nunjukkeun luasna konstrain ruang, tungtungna, gambar 4 mangrupikeun parapatan tilu bagian mimiti gambar, ieu mangrupikeun tata ruang anu épéktip, Devices placed in this region can satisfy all constraints.

Naon anu tiasa dianggo pikeun ngahambat desain PCB？

Nyatana, ngahasilkeun konstrain dina cara modular tiasa ningkatkeun pisan pananggulangan sareng kagunaanana. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

Naon anu tiasa dianggo pikeun ngahambat desain PCB？

Ngagunakeun deui desain sareng dokuméntasi

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. Dokumén konstrain nyatakeun aturan kinerja listrik anu kedah dituturkeun salami prosés desain sareng nyayogikeun kasempetan pikeun anu sanés pikeun ngartos maksud desainer sahingga aturan ieu tiasa gampang dilarapkeun dina prosés manufaktur anu anyar atanapi dirobih numutkeun sarat kinerja listrik. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

Editor konstrain parameter ngagampangkeun tata perenah PCB sareng pangarahan dina kendala multi-diménsi, sareng pikeun pertama kalina ngaktipkeun parangkat lunak parantosan otomatis sareng aturan desain dipariksa sacara lengkep ngalawan sarat listrik sareng prosés anu rumit, sanés ngan ukur ngandelkeun pangalaman atanapi aturan desain saderhana anu gunana saeutik. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.