Kerumitan yang semakin meningkat BPA pertimbangan reka bentuk, seperti jam, perbincangan silang, impedansi, pengesanan, dan proses pembuatan, sering memaksa pereka untuk mengulang banyak susun atur, pengesahan, dan kerja penyelenggaraan. Editor kekangan parameter mengkodifikasi parameter ini menjadi formula untuk membantu pereka menangani parameter yang kadang-kadang bertentangan ini semasa reka bentuk dan pengeluaran.

Dalam beberapa tahun terakhir, keperluan susun atur dan perutean PCB menjadi lebih kompleks, dan jumlah transistor dalam litar bersepadu telah meningkat seperti yang diramalkan oleh Hukum Moore, menjadikan peranti lebih cepat dan setiap denyut menjadi lebih pendek sepanjang waktu kenaikan, serta meningkatkan jumlah pin – selalunya 500 hingga 2,000. Semua ini menimbulkan masalah kepadatan, jam, dan crosstalk semasa merancang PCB.

Beberapa tahun yang lalu, kebanyakan PCBS hanya mempunyai sebilangan kecil “kritikal” simpul (Jaring), biasanya didefinisikan sebagai kekangan pada impedans, panjang, dan jarak. Pereka PCB akan mengarahkan laluan ini secara manual dan kemudian menggunakan perisian untuk mengautomasikan routing skala besar keseluruhan litar. PCBS hari ini sering mempunyai 5,000 atau lebih nod, lebih daripada 50% daripadanya adalah kritikal. Kerana waktu untuk tekanan pasaran, pendawaian manual tidak dapat dilakukan pada ketika ini. Selain itu, bukan sahaja bilangan nod kritikal meningkat, tetapi kekangan pada setiap nod juga meningkat.

Kekangan ini terutama disebabkan oleh parameter korelasi dan keperluan reka bentuk yang lebih dan lebih kompleks, misalnya, selang dua linier mungkin bergantung pada voltan dan nod dan bahan papan litar adalah fungsi yang berkaitan, masa kenaikan IC digital berkurang dengan kelajuan tinggi dan rendah kelajuan jam dapat mempengaruhi reka bentuk, kerana denyut nadi lebih cepat dan untuk menetapkan dan mengekalkan waktu yang lebih pendek, Selain itu, sebagai bahagian penting dari kelewatan keseluruhan reka bentuk litar berkelajuan tinggi, penundaan interkoneksi juga sangat penting untuk reka bentuk berkelajuan rendah.

Sebilangan masalah ini akan lebih mudah diselesaikan jika papan lebih besar, tetapi kecenderungannya berlawanan arah. Oleh kerana syarat-syarat penundaan interkoneksi dan paket kepadatan tinggi, papan litar menjadi semakin kecil dan lebih kecil, jadi reka bentuk litar berketumpatan tinggi muncul, dan peraturan reka bentuk miniatur harus dipatuhi. Masa kenaikan yang dikurangkan digabungkan dengan peraturan reka bentuk miniatur ini menjadikan bunyi crosstalk menjadi masalah yang semakin menonjol, dan susunan grid bola dan paket berketumpatan tinggi yang lain memburukkan lagi crosstalk, switching noise, dan ground bounce.

Memperbaiki kekangan yang ada

Pendekatan tradisional untuk masalah ini adalah untuk menerjemahkan keperluan elektrik dan proses menjadi parameter had tetap berdasarkan pengalaman, nilai lalai, jadual nombor, atau kaedah pengiraan. Sebagai contoh, seorang jurutera yang merancang litar terlebih dahulu dapat menentukan impedans undian dan kemudian “menganggarkan” lebar garis dinilai untuk mencapai impedans yang diinginkan berdasarkan keperluan proses akhir, atau menggunakan jadual pengiraan atau program aritmetik untuk menguji gangguan dan kemudian bekerja keluar kekangan panjang.

Pendekatan ini biasanya memerlukan satu set data empirikal yang dirancang sebagai garis panduan asas bagi pereka PCB agar mereka dapat memanfaatkan data ini ketika merancang dengan tata letak dan alat penghalaan automatik. Masalah dengan pendekatan ini adalah bahawa data empirikal adalah prinsip umum, dan selalunya mereka betul, tetapi kadang-kadang mereka tidak berfungsi atau membawa hasil yang salah.

Mari gunakan contoh menentukan impedans di atas untuk melihat kesilapan yang boleh menyebabkan kaedah ini. Faktor-faktor yang berkaitan dengan impedans termasuk sifat dielektrik bahan papan, ketinggian kerajang tembaga, jarak antara lapisan dan lapisan tanah / kuasa, dan lebar garis. Oleh kerana tiga parameter pertama umumnya ditentukan oleh proses pengeluaran, pereka biasanya menggunakan lebar garis untuk mengawal impedans. Oleh kerana jarak dari setiap lapisan garis ke tanah atau lapisan daya adalah berbeza, jelas merupakan kesalahan menggunakan data empirik yang sama untuk setiap lapisan. Ini ditambah dengan fakta bahawa proses pembuatan atau ciri papan litar yang digunakan semasa pembangunan dapat berubah pada bila-bila masa.

Selalunya masalah ini akan didedahkan pada tahap produksi prototaip, yang umum adalah untuk mengetahui masalahnya melalui pembaikan papan litar atau reka bentuk semula untuk menyelesaikan reka bentuk papan. Kos untuk melakukannya adalah tinggi, dan pembaikan sering menimbulkan masalah tambahan yang memerlukan penyahpepijatan lebih lanjut, dan kehilangan pendapatan kerana waktu yang tertunda untuk memasarkan jauh melebihi kos penyahpepijatan.Hampir setiap pengeluar elektronik menghadapi masalah ini, yang akhirnya disebabkan oleh ketidakupayaan perisian reka bentuk PCB tradisional untuk mengikuti kenyataan mengenai keperluan prestasi elektrik semasa. Ia tidak semudah data empirikal mengenai reka bentuk mekanikal.

Apa yang boleh digunakan untuk mengekang reka bentuk PCB?

Penyelesaian: Parameterize batasan

Pada masa ini vendor perisian reka bentuk cuba menyelesaikan masalah ini dengan menambahkan parameter pada kekangan. Aspek yang paling maju dari pendekatan ini adalah kemampuan untuk menentukan spesifikasi mekanikal yang sepenuhnya mencerminkan pelbagai ciri elektrik dalaman. Setelah ini dimasukkan ke dalam reka bentuk PCB, perisian reka bentuk dapat menggunakan maklumat ini untuk mengawal susun atur dan alat penghalaan automatik.

Apabila proses pengeluaran berikutnya berubah, tidak perlu merancang semula. Pereka hanya mengemas kini parameter ciri proses, dan kekangan yang relevan dapat diubah secara automatik. Pereka kemudian boleh menjalankan DRC (Design Rule Check) untuk menentukan apakah proses baru tersebut melanggar peraturan reka bentuk lain dan untuk mengetahui aspek reka bentuk apa yang harus diubah untuk memperbaiki semua kesalahan.

Kekangan dapat dimasukkan dalam bentuk ekspresi matematik, termasuk pemalar, pelbagai operator, vektor, dan batasan reka bentuk lain, menyediakan perancang dengan sistem berdasarkan peraturan berdasarkan parameter. Kekangan bahkan dapat dimasukkan sebagai tabel pencarian, disimpan dalam fail reka bentuk pada PCB atau skema. Pendawaian PCB, lokasi kawasan kerajang tembaga, dan alat susun atur mengikuti kekangan yang dihasilkan oleh syarat-syarat ini, dan DRC mengesahkan bahawa keseluruhan reka bentuk mematuhi batasan ini, termasuk keperluan garis, jarak, dan ruang seperti sekatan kawasan dan ketinggian.

Pengurusan hierarki

Salah satu faedah utama dari kekangan parameter adalah bahawa ia dapat dinilai. Sebagai contoh, peraturan lebar garis global boleh digunakan sebagai kekangan reka bentuk pada keseluruhan reka bentuk. Sudah tentu, beberapa kawasan atau node tidak dapat menyalin prinsip ini, jadi kekangan tingkat yang lebih tinggi dapat dilewati dan batasan tingkat yang lebih rendah dalam reka bentuk hierarki dapat diadopsi. Parametric Constraint Solver, penyunting Kekangan dari ACCEL Technologies, diberi total 7 tahap:

1. Kekangan reka bentuk untuk semua objek yang tidak mempunyai batasan lain.

2. Kekangan hierarki, diterapkan pada objek pada tahap tertentu.

3. Kekangan jenis nod berlaku untuk semua nod jenis tertentu.

4. Kekangan nod: berlaku pada nod.

5. Kekangan antara kelas: menunjukkan kekangan antara nod dua kelas.

6. Kekangan ruang, digunakan untuk semua peranti di dalam ruang.

7. Kekangan peranti, digunakan pada satu peranti.

Perisian ini mengikuti pelbagai batasan reka bentuk dari peranti individu hingga keseluruhan peraturan reka bentuk, dan menunjukkan susunan penerapan peraturan ini dalam reka bentuk melalui grafik.

Contoh 1: Lebar garis = F (impedans, jarak lapisan, pemalar dielektrik, ketinggian kerajang tembaga). Berikut adalah contoh bagaimana batasan parameter dapat digunakan sebagai peraturan reka bentuk untuk mengawal impedans. Seperti disebutkan di atas, impedans adalah fungsi pemalar dielektrik, jarak ke lapisan garis terdekat, lebar dan tinggi dawai tembaga. Oleh kerana impedansi yang diperlukan oleh reka bentuk telah ditentukan, keempat parameter ini dapat dengan sewenang-wenangnya diambil sebagai pemboleh ubah yang relevan untuk menulis ulang formula impedans. Dalam kebanyakan kes, pereka hanya dapat mengawal lebar garis.

Oleh kerana itu, kekangan pada lebar garis adalah fungsi impedans, pemalar dielektrik, jarak ke lapisan garis terdekat, dan ketinggian kerajang tembaga. Sekiranya formula ditakrifkan sebagai kekangan hierarki dan parameter proses pembuatan sebagai batasan tahap reka bentuk, perisian akan secara automatik menyesuaikan lebar garis untuk mengimbangi ketika lapisan garis yang dirancang berubah. Begitu juga, jika papan litar yang dirancang dihasilkan dalam proses yang berbeza dan ketinggian kerajang tembaga diubah, peraturan yang relevan pada tingkat reka bentuk dapat dihitung ulang secara automatik dengan mengubah parameter ketinggian kerajang tembaga.

Contoh 2: Selang peranti = Maks (selang lalai, F (ketinggian peranti, Sudut pengesanan).Manfaat yang jelas untuk menggunakan kedua-dua batasan parameter dan pemeriksaan aturan reka bentuk adalah pendekatan parameter yang mudah dibawa dan dipantau ketika perubahan desain terjadi. Contoh ini menunjukkan bagaimana jarak peranti dapat ditentukan oleh ciri proses dan keperluan ujian. Rumus di atas menunjukkan bahawa jarak peranti adalah fungsi ketinggian peranti dan Angle pengesanan.

Angle pengesanan biasanya adalah pemalar untuk keseluruhan papan, sehingga dapat ditentukan pada tahap reka bentuk. Semasa memeriksa mesin yang berbeza, keseluruhan reka bentuk dapat diperbarui hanya dengan memasukkan nilai baru di tingkat reka bentuk. Setelah parameter prestasi mesin baru dimasukkan, pereka dapat mengetahui apakah reka bentuknya layak dengan hanya menjalankan DRC untuk memeriksa apakah jarak perangkat bertentangan dengan nilai jarak baru, yang jauh lebih mudah daripada menganalisis, membetulkan dan kemudian membuat pengiraan yang sukar menurut dengan keperluan jarak yang baru.

Apa yang boleh digunakan untuk mengekang reka bentuk PCB?

Contoh 3: Susun atur komponen,Selain mengatur objek desain dan batasan, aturan desain juga dapat digunakan untuk tata letak komponen, yaitu, dapat mendeteksi tempat meletakkan perangkat tanpa menyebabkan kesalahan berdasarkan batasan. Diserlahkan dalam gambar 1 adalah untuk memenuhi kekangan fizikal (seperti selang dan tepi jarak plat dan peranti) kawasan tempat peranti, sorotan gambar 2 adalah untuk memenuhi kawasan penempatan alat yang dikendalikan elektrik, seperti panjang garis maksimum, gambar 3 hanya menunjukkan luas kekangan ruang, akhirnya, rajah 4 adalah persimpangan tiga bahagian pertama gambar, ini adalah susun atur kawasan yang berkesan, Peranti yang diletakkan di wilayah ini dapat memenuhi semua kekangan.

Apa yang boleh digunakan untuk mengekang reka bentuk PCB？

Sebenarnya, menghasilkan kekangan secara modular dapat meningkatkan kebolehlanjutan dan kebolehgunaannya. Ungkapan baru dapat dihasilkan dengan merujuk pada parameter kendala lapisan yang berlainan pada tahap sebelumnya, misalnya, lebar garis lapisan atas bergantung pada jarak lapisan atas dan tinggi wayar tembaga, dan pemboleh ubah Temp dan Diel_Const pada tahap reka bentuk. Perhatikan bahawa peraturan reka bentuk ditampilkan dalam urutan menurun, dan mengubah kekangan tahap yang lebih tinggi langsung mempengaruhi semua ungkapan yang merujuk pada kekangan itu.

Apa yang boleh digunakan untuk mengekang reka bentuk PCB？

Reka bentuk penggunaan semula dan dokumentasi

Kekangan parametrik, tidak hanya dapat meningkatkan proses reka bentuk awal secara signifikan, dan penggunaan semula perubahan dan reka bentuk kejuruteraan lebih berguna, kekangan itu dapat digunakan sebagai bagian dari reka bentuk, sistem dan dokumen, jika tidak hanya dalam fikiran jurutera atau pereka, jadi ketika mereka beralih ke projek lain mungkin lambat dilupakan. Dokumen kekangan mendokumentasikan peraturan prestasi elektrik yang harus dipatuhi semasa proses reka bentuk dan memberi peluang kepada orang lain untuk memahami maksud pereka supaya peraturan ini dapat diterapkan dengan mudah pada proses pembuatan baru atau diubah sesuai dengan keperluan prestasi elektrik. Multiplexer masa depan juga dapat mengetahui peraturan reka bentuk yang tepat dan membuat perubahan dengan memasukkan syarat proses baru tanpa harus menebak bagaimana lebar garis diperoleh.

Kesimpulan artikel ini

Editor kekangan parameter memudahkan susun atur dan penghalaan PCB di bawah kekangan multi-dimensi, dan untuk pertama kalinya membolehkan perisian dan peraturan reka bentuk perutean automatik diperiksa sepenuhnya terhadap keperluan elektrik dan proses yang kompleks, dan bukan hanya bergantung pada pengalaman atau peraturan reka bentuk sederhana yang sedikit penggunaan. Hasilnya adalah reka bentuk yang dapat mencapai kejayaan sekali, mengurangkan atau bahkan menghilangkan debugging prototaip.