สิ่งที่สามารถใช้จำกัดการออกแบบ PCB？

ความซับซ้อนที่เพิ่มขึ้นของ PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. ตัวแก้ไขข้อจำกัดพารามิเตอร์จะเข้ารหัสพารามิเตอร์เหล่านี้เป็นสูตร เพื่อช่วยให้นักออกแบบจัดการกับพารามิเตอร์ที่ขัดแย้งกันในบางครั้งระหว่างการออกแบบและการผลิตได้ดียิ่งขึ้น

ในช่วงไม่กี่ปีที่ผ่านมา ความต้องการเค้าโครงและการกำหนดเส้นทางของ PCB มีความซับซ้อนมากขึ้น และจำนวนทรานซิสเตอร์ในวงจรรวมก็เพิ่มขึ้นตามที่คาดการณ์ไว้ในกฎของมัวร์ ทำให้อุปกรณ์เร็วขึ้นและแต่ละพัลส์สั้นลงตามเวลาที่เพิ่มขึ้น รวมทั้งเพิ่มจำนวนพิน — บ่อยครั้ง 500 ถึง 2,000 ทั้งหมดนี้สร้างปัญหาความหนาแน่น นาฬิกา และครอสทอล์คเมื่อออกแบบ PCB

เมื่อไม่กี่ปีที่ผ่านมา PCBS ส่วนใหญ่มีโหนด “วิกฤต” (Nets) เพียงไม่กี่ตัวเท่านั้น ซึ่งโดยทั่วไปหมายถึงข้อจำกัดด้านอิมพีแดนซ์ ความยาว และระยะห่าง นักออกแบบ PCB จะกำหนดเส้นทางเหล่านี้ด้วยตนเอง แล้วจึงใช้ซอฟต์แวร์เพื่อกำหนดเส้นทางขนาดใหญ่ของวงจรทั้งหมดโดยอัตโนมัติ PCBS ในปัจจุบันมักมีโหนดมากกว่า 5,000 โหนด ซึ่งมากกว่า 50% มีความสำคัญ Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

ข้อจำกัดเหล่านี้ส่วนใหญ่เกิดจากพารามิเตอร์สหสัมพันธ์และข้อกำหนดการออกแบบที่ซับซ้อนมากขึ้นเรื่อยๆ ตัวอย่างเช่น ช่วงเชิงเส้นสองช่วงอาจขึ้นอยู่กับแรงดันโหนดและวัสดุแผงวงจรเป็นหน้าที่ที่เกี่ยวข้อง เวลาที่เพิ่มขึ้นของ IC แบบดิจิทัลลดลงด้วยความเร็วสูงและต่ำ ความเร็วสัญญาณนาฬิกาสามารถส่งผลต่อการออกแบบได้ เนื่องจากพัลส์เร็วขึ้น และสร้างและรักษาเวลาให้สั้นลง นอกจากนี้ เนื่องจากเป็นส่วนสำคัญของการหน่วงเวลารวมของการออกแบบวงจรความเร็วสูง การหน่วงเวลาการเชื่อมต่อถึงกันเป็นสิ่งสำคัญมากสำหรับการออกแบบความเร็วต่ำ

ปัญหาเหล่านี้บางส่วนจะแก้ไขได้ง่ายกว่าหากกระดานมีขนาดใหญ่กว่า แต่แนวโน้มอยู่ในทิศทางตรงกันข้าม เนื่องจากข้อกำหนดของความล่าช้าในการเชื่อมต่อระหว่างกันและแพ็คเกจความหนาแน่นสูง แผงวงจรจึงมีขนาดเล็กลงเรื่อยๆ การออกแบบวงจรที่มีความหนาแน่นสูงจึงปรากฏขึ้น และต้องปฏิบัติตามกฎการออกแบบการย่อขนาด Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

แก้ไขข้อจำกัดที่มีอยู่

แนวทางดั้งเดิมสำหรับปัญหาเหล่านี้คือการแปลข้อกำหนดทางไฟฟ้าและกระบวนการเป็นพารามิเตอร์ข้อจำกัดคงที่ตามประสบการณ์ ค่าเริ่มต้น ตารางตัวเลข หรือวิธีการคำนวณ ตัวอย่างเช่น วิศวกรผู้ออกแบบวงจรอาจกำหนดอิมพีแดนซ์ที่กำหนดก่อน จากนั้นจึง “ประมาณ” ความกว้างของเส้นที่กำหนดเพื่อให้ได้อิมพีแดนซ์ที่ต้องการตามข้อกำหนดของกระบวนการขั้นสุดท้าย หรือใช้ตารางคำนวณหรือโปรแกรมเลขคณิตเพื่อทดสอบการรบกวนแล้วจึงทำงาน ออกจากข้อจำกัดความยาว

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. ปัญหาของวิธีนี้คือข้อมูลเชิงประจักษ์เป็นหลักการทั่วไป และส่วนใหญ่ถูกต้อง แต่บางครั้งก็ใช้ไม่ได้ผลหรือนำไปสู่ผลลัพธ์ที่ไม่ถูกต้อง

ลองใช้ตัวอย่างการกำหนดอิมพีแดนซ์ด้านบนเพื่อดูข้อผิดพลาดที่วิธีนี้อาจทำให้เกิด ปัจจัยที่เกี่ยวข้องกับอิมพีแดนซ์ ได้แก่ คุณสมบัติของไดอิเล็กทริกของวัสดุกระดาน ความสูงของฟอยล์ทองแดง ระยะห่างระหว่างชั้นกับชั้นกราวด์/กำลังไฟฟ้า และความกว้างของเส้น เนื่องจากโดยทั่วไปแล้ว พารามิเตอร์สามตัวแรกถูกกำหนดโดยกระบวนการผลิต ผู้ออกแบบมักจะใช้ความกว้างของเส้นเพื่อควบคุมอิมพีแดนซ์ เนื่องจากระยะห่างจากแต่ละชั้นของเส้นกับพื้นหรือชั้นพลังงานแตกต่างกัน จึงเป็นความผิดพลาดอย่างชัดเจนที่จะใช้ข้อมูลเชิงประจักษ์ที่เหมือนกันสำหรับแต่ละชั้น This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

ส่วนใหญ่ปัญหาเหล่านี้จะเปิดเผยในขั้นตอนการผลิตต้นแบบ โดยทั่วไปคือการค้นหาปัญหาผ่านการซ่อมแซมแผงวงจรหรือการออกแบบใหม่เพื่อแก้ไขการออกแบบบอร์ด ค่าใช้จ่ายในการทำเช่นนั้นสูงและการแก้ไขมักจะสร้างปัญหาเพิ่มเติมที่ต้องมีการแก้ไขข้อบกพร่องเพิ่มเติม และการสูญเสียรายได้อันเนื่องมาจากเวลาออกสู่ตลาดที่ล่าช้านั้นสูงกว่าต้นทุนของการดีบักอย่างมากAlmost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

อะไรที่สามารถใช้เพื่อจำกัดการออกแบบ PCB?

วิธีแก้ไข: ข้อจำกัดของการกำหนดพารามิเตอร์

ในปัจจุบัน ผู้จำหน่ายซอฟต์แวร์ออกแบบพยายามแก้ปัญหานี้โดยการเพิ่มพารามิเตอร์ให้กับข้อจำกัด แง่มุมที่ก้าวหน้าที่สุดของแนวทางนี้คือความสามารถในการระบุคุณสมบัติทางกลที่สะท้อนถึงคุณลักษณะทางไฟฟ้าภายในต่างๆ อย่างเต็มที่ เมื่อรวมสิ่งเหล่านี้เข้ากับการออกแบบ PCB แล้ว ซอฟต์แวร์การออกแบบสามารถใช้ข้อมูลนี้เพื่อควบคุมเครื่องมือเค้าโครงและการกำหนดเส้นทางอัตโนมัติ

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. ผู้ออกแบบสามารถเรียกใช้ DRC (การตรวจสอบกฎการออกแบบ) เพื่อตรวจสอบว่ากระบวนการใหม่ละเมิดกฎการออกแบบอื่นๆ หรือไม่ และเพื่อค้นหาว่าแง่มุมใดของการออกแบบที่ควรเปลี่ยนแปลงเพื่อแก้ไขข้อผิดพลาดทั้งหมด

ข้อจำกัดสามารถป้อนได้ในรูปของนิพจน์ทางคณิตศาสตร์ รวมถึงค่าคงที่ ตัวดำเนินการต่างๆ เวกเตอร์ และข้อจำกัดการออกแบบอื่นๆ ทำให้นักออกแบบมีระบบที่ขับเคลื่อนด้วยกฎแบบกำหนดพารามิเตอร์ Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. การเดินสาย PCB ตำแหน่งพื้นที่ฟอยล์ทองแดง และเครื่องมือจัดวางเป็นไปตามข้อจำกัดที่เกิดจากเงื่อนไขเหล่านี้ และ DRC ตรวจสอบว่าการออกแบบทั้งหมดเป็นไปตามข้อจำกัดเหล่านี้ รวมถึงข้อกำหนดด้านความกว้างของเส้น ระยะห่าง และพื้นที่ เช่น ข้อจำกัดด้านพื้นที่และความสูง

การจัดการลำดับชั้น

ประโยชน์หลักประการหนึ่งของข้อจำกัดแบบกำหนดพารามิเตอร์คือสามารถให้คะแนนได้ ตัวอย่างเช่น กฎความกว้างของเส้นส่วนกลางสามารถใช้เป็นข้อจำกัดในการออกแบบในการออกแบบทั้งหมด แน่นอน บางภูมิภาคหรือโหนดไม่สามารถคัดลอกหลักการนี้ได้ ดังนั้นจึงสามารถข้ามข้อจำกัดระดับที่สูงกว่าได้ และสามารถใช้ข้อจำกัดระดับล่างในการออกแบบลำดับชั้นได้ Parametric Constraint Solver ซึ่งเป็นตัวแก้ไขข้อจำกัดจาก ACCEL Technologies มีทั้งหมด 7 ระดับ:

1. ออกแบบข้อจำกัดสำหรับวัตถุทั้งหมดที่ไม่มีข้อจำกัดอื่นๆ

2. ข้อจำกัดของลำดับชั้น นำไปใช้กับวัตถุในระดับหนึ่ง

3. ข้อจำกัดประเภทโหนดใช้กับโหนดทุกประเภทบางประเภท

4. Node constraint: applies to a node.

5. ข้อ จำกัด ระหว่างคลาส: ระบุข้อ จำกัด ระหว่างโหนดของสองคลาส

6. Spatial constraint, applied to all devices in a space.

7. ข้อจำกัดของอุปกรณ์ นำไปใช้กับอุปกรณ์เครื่องเดียว

ซอฟต์แวร์เป็นไปตามข้อจำกัดด้านการออกแบบที่หลากหลายตั้งแต่อุปกรณ์แต่ละเครื่องไปจนถึงกฎการออกแบบทั้งหมด และแสดงลำดับการใช้งานของกฎเหล่านี้ในการออกแบบโดยใช้กราฟิก

ตัวอย่างที่ 1: ความกว้างของเส้น = F (อิมพีแดนซ์ ระยะห่างระหว่างชั้น ค่าคงที่ไดอิเล็กตริก ความสูงของฟอยล์ทองแดง) นี่คือตัวอย่างวิธีการใช้ข้อจำกัดแบบกำหนดพารามิเตอร์เป็นกฎการออกแบบเพื่อควบคุมอิมพีแดนซ์ ดังที่กล่าวไว้ข้างต้น อิมพีแดนซ์เป็นฟังก์ชันของค่าคงที่ไดอิเล็กตริก ระยะห่างจากชั้นเส้นที่ใกล้ที่สุด ความกว้างและความสูงของลวดทองแดง เนื่องจากอิมพีแดนซ์ที่ต้องการโดยการออกแบบได้รับการกำหนดแล้ว พารามิเตอร์ทั้งสี่นี้สามารถนำมาเป็นตัวแปรที่เกี่ยวข้องโดยพลการเพื่อเขียนสูตรอิมพีแดนซ์ใหม่ ในกรณีส่วนใหญ่ นักออกแบบสามารถควบคุมได้เฉพาะความกว้างของเส้นเท่านั้น

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. ถ้าสูตรถูกกำหนดเป็นข้อจำกัดแบบลำดับชั้นและพารามิเตอร์กระบวนการผลิตเป็นข้อจำกัดระดับการออกแบบ ซอฟต์แวร์จะปรับความกว้างของเส้นโดยอัตโนมัติเพื่อชดเชยเมื่อเลเยอร์เส้นที่ออกแบบเปลี่ยนแปลง ในทำนองเดียวกัน หากแผงวงจรที่ออกแบบถูกผลิตขึ้นในกระบวนการที่แตกต่างกัน และความสูงของฟอยล์ทองแดงเปลี่ยนไป กฎที่เกี่ยวข้องในระดับการออกแบบสามารถคำนวณใหม่ได้โดยอัตโนมัติโดยการเปลี่ยนพารามิเตอร์ความสูงของฟอยล์ทองแดง

Example 2: Device interval = Max (default interval, F (device height, detection Angle).ประโยชน์ที่ชัดเจนของการใช้ทั้งข้อจำกัดของพารามิเตอร์และการตรวจสอบกฎการออกแบบคือ วิธีการแบบกำหนดพารามิเตอร์นั้นสามารถเคลื่อนย้ายได้และตรวจสอบเมื่อมีการเปลี่ยนแปลงการออกแบบ This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

มุมการตรวจจับมักจะเป็นค่าคงที่สำหรับทั้งบอร์ด จึงสามารถกำหนดได้ที่ระดับการออกแบบ เมื่อตรวจสอบกับเครื่องอื่น การออกแบบทั้งหมดสามารถอัปเดตได้ง่ายๆ โดยการป้อนค่าใหม่ที่ระดับการออกแบบ หลังจากป้อนพารามิเตอร์ประสิทธิภาพของเครื่องจักรใหม่แล้ว ผู้ออกแบบสามารถทราบได้ว่าการออกแบบเป็นไปได้หรือไม่โดยเพียงแค่เรียกใช้ DRC เพื่อตรวจสอบว่าระยะห่างของอุปกรณ์ขัดแย้งกับค่าระยะห่างใหม่หรือไม่ ซึ่งง่ายกว่าการวิเคราะห์ แก้ไข และคำนวณอย่างหนักตาม ตามข้อกำหนดการเว้นวรรคใหม่

อะไรที่สามารถใช้เพื่อจำกัดการออกแบบ PCB?

ตัวอย่างที่ 3: เค้าโครงส่วนประกอบนอกจากการจัดระเบียบออบเจกต์การออกแบบและข้อจำกัดแล้ว กฎการออกแบบยังสามารถใช้สำหรับเลย์เอาต์ส่วนประกอบ กล่าวคือ มันสามารถตรวจจับตำแหน่งที่จะวางอุปกรณ์โดยไม่ทำให้เกิดข้อผิดพลาดตามข้อจำกัด เน้นในรูปที่ 1 เพื่อให้เป็นไปตามข้อจำกัดทางกายภาพ (เช่น ระยะห่างและขอบของระยะห่างของจานและอุปกรณ์) พื้นที่วางอุปกรณ์ รูปที่ 2 ไฮไลท์คือ ตรงตามพื้นที่การจัดวางอุปกรณ์ที่มีข้อจำกัดทางไฟฟ้า เช่น ความยาวบรรทัดสูงสุด รูปที่ 3 แสดงเท่านั้น พื้นที่จำกัดพื้นที่ ในที่สุด รูปที่ 4 คือจุดตัดของสามส่วนแรกของรูปภาพ นี่คือเค้าโครงพื้นที่ที่มีประสิทธิภาพ Devices placed in this region can satisfy all constraints.