ની વધતી જટિલતા પીસીબી design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. પરિમાણ મર્યાદા સંપાદક આ પરિમાણોને ફોર્મ્યુલામાં સંકલિત કરે છે જેથી ડિઝાઇનર્સને ડિઝાઇન અને ઉત્પાદન દરમિયાન આ વિરોધાભાસી પરિમાણો સાથે વધુ સારી રીતે વ્યવહાર કરવામાં મદદ મળે.

તાજેતરના વર્ષોમાં, પીસીબી લેઆઉટ અને રૂટીંગ જરૂરિયાતો વધુ જટિલ બની છે, અને મૂરના કાયદા દ્વારા આગાહી મુજબ સંકલિત સર્કિટમાં ટ્રાન્ઝિસ્ટર્સની સંખ્યા વધી છે, ઉપકરણોને ઝડપી બનાવે છે અને વધતા સમય સાથે દરેક પલ્સ ટૂંકા કરે છે, તેમજ પિનની સંખ્યામાં વધારો કરે છે. – ઘણીવાર 500 થી 2,000. પીસીબી ડિઝાઇન કરતી વખતે આ બધું ઘનતા, ઘડિયાળ અને ક્રોસસ્ટોક સમસ્યાઓ બનાવે છે.

થોડા વર્ષો પહેલા, મોટાભાગના પીસીબીએસ પાસે માત્ર થોડા જ “જટિલ” ગાંઠો (નેટ) હતા, જે સામાન્ય રીતે અવરોધ, લંબાઈ અને મંજૂરી પરના અવરોધ તરીકે વ્યાખ્યાયિત કરવામાં આવ્યા હતા. પીસીબી ડિઝાઇનરો જાતે જ આ માર્ગોને રૂટ કરશે અને પછી સમગ્ર સર્કિટના મોટા પાયે રૂટિંગને સ્વચાલિત કરવા માટે સોફ્ટવેરનો ઉપયોગ કરશે. આજના પીસીબીએસમાં ઘણીવાર 5,000 અથવા વધુ ગાંઠો હોય છે, જેમાંથી 50% થી વધુ ગંભીર છે. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

જો બોર્ડ મોટા હોય તો આમાંની કેટલીક સમસ્યાઓ હલ કરવી સરળ હશે, પરંતુ વલણ વિરુદ્ધ દિશામાં છે. ઇન્ટરકનેક્ટ વિલંબ અને ઉચ્ચ ઘનતા પેકેજની જરૂરિયાતોને કારણે, સર્કિટ બોર્ડ નાનું અને નાનું બની રહ્યું છે, તેથી ઉચ્ચ ઘનતા સર્કિટ ડિઝાઇન દેખાય છે, અને લઘુચિત્રકરણ ડિઝાઇન નિયમોનું પાલન કરવું આવશ્યક છે. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

સ્થિર અવરોધો જે અસ્તિત્વમાં છે

આ સમસ્યાઓ માટે પરંપરાગત અભિગમ એ અનુભવ, ડિફોલ્ટ મૂલ્યો, સંખ્યા કોષ્ટકો અથવા ગણતરી પદ્ધતિઓ દ્વારા નિશ્ચિત મર્યાદા પરિમાણોમાં વિદ્યુત અને પ્રક્રિયા આવશ્યકતાઓને અનુવાદિત કરવાનો છે. ઉદાહરણ તરીકે, સર્કિટ ડિઝાઇન કરનાર એન્જિનિયર અંતિમ પ્રક્રિયાની જરૂરિયાતોને આધારે ઇચ્છિત અવબાધ હાંસલ કરવા માટે રેટેડ રેખાની પહોળાઈને “અંદાજ” કરી શકે છે, અથવા દખલ માટે પરીક્ષણ કરવા માટે ગણતરી કોષ્ટક અથવા અંકગણિત કાર્યક્રમનો ઉપયોગ કરી શકે છે અને પછી કામ કરી શકે છે. લંબાઈની મર્યાદાઓ દૂર કરો.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. આ અભિગમ સાથે સમસ્યા એ છે કે પ્રયોગમૂલક ડેટા એક સામાન્ય સિદ્ધાંત છે, અને મોટાભાગના સમયે તેઓ સાચા હોય છે, પરંતુ કેટલીકવાર તેઓ કામ કરતા નથી અથવા ખોટા પરિણામો તરફ દોરી જાય છે.

આ પદ્ધતિથી જે ભૂલ થઈ શકે છે તે જોવા માટે ઉપરની અવબાધ નક્કી કરવાના ઉદાહરણનો ઉપયોગ કરીએ. અવરોધને લગતા પરિબળોમાં બોર્ડ સામગ્રીના ડાઇલેક્ટ્રિક ગુણધર્મો, તાંબાના વરખની heightંચાઈ, સ્તરો અને જમીન/પાવર સ્તર વચ્ચેનું અંતર અને રેખાની પહોળાઈનો સમાવેશ થાય છે. પ્રથમ ત્રણ પરિમાણો સામાન્ય રીતે ઉત્પાદન પ્રક્રિયા દ્વારા નક્કી કરવામાં આવતા હોવાથી, ડિઝાઇનરો સામાન્ય રીતે અવબાધને નિયંત્રિત કરવા માટે રેખા પહોળાઈનો ઉપયોગ કરે છે. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

મોટા ભાગે આ સમસ્યાઓ પ્રોટોટાઇપ ઉત્પાદન તબક્કામાં ખુલ્લી થશે, સામાન્ય રીતે બોર્ડની ડિઝાઇનને ઉકેલવા માટે સર્કિટ બોર્ડ રિપેર અથવા ફરીથી ડિઝાઇન દ્વારા સમસ્યા શોધવી. આમ કરવાનો ખર્ચ highંચો છે, અને સુધારાઓ ઘણીવાર વધારાની સમસ્યાઓ createભી કરે છે જેને વધુ ડિબગીંગની જરૂર પડે છે, અને બજારમાં વિલંબિત સમયને કારણે આવકની ખોટ ડિબગીંગની કિંમત કરતાં વધી જાય છે.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

પીસીબી ડિઝાઇનને રોકવા માટે શું વાપરી શકાય?

ઉકેલ: પરિમાણોને મર્યાદાઓ

હાલમાં ડિઝાઇન સોફ્ટવેર વિક્રેતાઓ મર્યાદાઓમાં પરિમાણો ઉમેરીને આ સમસ્યાને ઉકેલવાનો પ્રયાસ કરે છે. આ અભિગમનું સૌથી અદ્યતન પાસું એ યાંત્રિક વિશિષ્ટતાઓનો ઉલ્લેખ કરવાની ક્ષમતા છે જે વિવિધ આંતરિક વિદ્યુત લાક્ષણિકતાઓને સંપૂર્ણપણે પ્રતિબિંબિત કરે છે. એકવાર આ પીસીબી ડિઝાઇનમાં સમાવિષ્ટ થઈ જાય, પછી ડિઝાઇન સ softwareફ્ટવેર આ માહિતીનો ઉપયોગ સ્વચાલિત લેઆઉટ અને રૂટિંગ ટૂલને નિયંત્રિત કરવા માટે કરી શકે છે.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. પછી નવી પ્રક્રિયા અન્ય કોઇ ડિઝાઇન નિયમોનું ઉલ્લંઘન કરે છે કે નહીં તે નક્કી કરવા અને તમામ ભૂલો સુધારવા માટે ડિઝાઇનના કયા પાસાઓ બદલવા જોઇએ તે નક્કી કરવા માટે ડિઝાઇનર DRC (ડિઝાઇન રૂલ ચેક) ચલાવી શકે છે.

મર્યાદાઓ ગાણિતિક અભિવ્યક્તિઓના સ્વરૂપમાં ઇનપુટ હોઈ શકે છે, જેમાં સ્થિરાંકો, વિવિધ ઓપરેટરો, વેક્ટર્સ અને અન્ય ડિઝાઇન અવરોધોનો સમાવેશ થાય છે, જે ડિઝાઇનરોને પેરામીટરાઇઝ્ડ નિયમ આધારિત સિસ્ટમ પૂરી પાડે છે. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. પીસીબી વાયરિંગ, કોપર ફોઇલ એરિયા લોકેશન, અને લેઆઉટ ટૂલ્સ આ શરતો દ્વારા પેદા થતી અવરોધોને અનુસરે છે, અને ડીઆરસી ચકાસે છે કે સમગ્ર ડિઝાઇન આ મર્યાદાઓનું પાલન કરે છે, જેમાં લાઇન પહોળાઈ, અંતર અને જગ્યા અને heightંચાઈ પ્રતિબંધો જેવી જગ્યાની જરૂરિયાતોનો સમાવેશ થાય છે.

વંશવેલો વ્યવસ્થાપન

પરિમાણિત અવરોધોનો એક મુખ્ય ફાયદો એ છે કે તેમને વર્ગીકૃત કરી શકાય છે. ઉદાહરણ તરીકે, વૈશ્વિક રેખા પહોળાઈના નિયમનો ઉપયોગ સમગ્ર ડિઝાઇનમાં ડિઝાઇન અવરોધ તરીકે થઈ શકે છે. અલબત્ત, કેટલાક પ્રદેશો અથવા ગાંઠો આ સિદ્ધાંતની નકલ કરી શકતા નથી, તેથી ઉચ્ચ-સ્તરની મર્યાદાને બાયપાસ કરી શકાય છે અને વંશવેલો ડિઝાઇનમાં નીચલા સ્તરની અવરોધ અપનાવી શકાય છે. પેરામેટ્રિક કંસ્ટ્રેન્ટ સોલ્વર, ACCEL ટેક્નોલોજીઝના કન્સ્ટ્રન્ટ એડિટરને કુલ 7 સ્તરો આપવામાં આવ્યા છે:

1. અન્ય પદાર્થો ન હોય તેવા તમામ પદાર્થો માટે ડિઝાઇન અવરોધો.

2. વંશવેલો અવરોધો, ચોક્કસ સ્તર પર પદાર્થો પર લાગુ.

3. નોડ પ્રકારની મર્યાદા ચોક્કસ પ્રકારના તમામ ગાંઠો પર લાગુ પડે છે.

4. Node constraint: applies to a node.

5. આંતર-વર્ગ અવરોધ: બે વર્ગોના ગાંઠો વચ્ચેની અવરોધ સૂચવે છે.

6. Spatial constraint, applied to all devices in a space.

7. ઉપકરણની મર્યાદાઓ, એક ઉપકરણ પર લાગુ.

સ softwareફ્ટવેર વ્યક્તિગત ઉપકરણોથી લઈને સમગ્ર ડિઝાઇન નિયમો સુધી વિવિધ ડિઝાઇન અવરોધોને અનુસરે છે, અને ગ્રાફિક્સ દ્વારા ડિઝાઇનમાં આ નિયમોનો એપ્લિકેશન ક્રમ બતાવે છે.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). પ્રતિબિંબને નિયંત્રિત કરવા માટે ડિઝાઇન નિયમો તરીકે પેરામીટરાઇઝ્ડ અવરોધોનો ઉપયોગ કેવી રીતે કરી શકાય તેનું અહીં એક ઉદાહરણ છે. ઉપર જણાવ્યા મુજબ, અવબાધ એ ડાઇલેક્ટ્રિક સતતનું કાર્ય છે, નજીકના રેખા સ્તરનું અંતર, તાંબાના વાયરની પહોળાઈ અને heightંચાઈ. ડિઝાઇન દ્વારા જરૂરી અવરોધ નક્કી કરવામાં આવ્યો હોવાથી, આ ચાર પરિમાણોને અવબાધ સૂત્રને ફરીથી લખવા માટે સંબંધિત ચલો તરીકે મનસ્વી રીતે લઈ શકાય છે. મોટા ભાગના કિસ્સાઓમાં, ડિઝાઇનર્સ માત્ર રેખાની પહોળાઈને નિયંત્રિત કરી શકે છે.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. જો ફોર્મ્યુલાને વંશવેલો અવરોધ અને ઉત્પાદન પ્રક્રિયાના પરિમાણોને ડિઝાઇન-સ્તરની મર્યાદા તરીકે વ્યાખ્યાયિત કરવામાં આવે, તો સોફ્ટવેર આપમેળે લાઇનની પહોળાઈને સમાયોજિત કરશે જ્યારે ડિઝાઇન કરેલ લાઇન લેયર બદલાશે. એ જ રીતે, જો ડિઝાઈન કરેલ સર્કિટ બોર્ડ અલગ પ્રક્રિયામાં ઉત્પન્ન થાય અને કોપર ફોઈલની heightંચાઈ બદલાઈ જાય, તો કોપર ફોઈલની heightંચાઈના પરિમાણોને બદલીને ડિઝાઇન સ્તરમાં સંબંધિત નિયમો આપમેળે ફરી ગણતરી કરી શકાય છે.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).પરિમાણ મર્યાદાઓ અને ડિઝાઇન નિયમ ચકાસણી બંનેનો ઉપયોગ કરવાનો સ્પષ્ટ લાભ એ છે કે જ્યારે ડિઝાઇનમાં ફેરફાર થાય ત્યારે પેરામીટરાઇઝ્ડ અભિગમ પોર્ટેબલ અને મોનિટર થાય છે. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

ડિટેક્શન એંગલ સામાન્ય રીતે સમગ્ર બોર્ડ માટે સતત હોય છે, તેથી તેને ડિઝાઇન સ્તરે વ્યાખ્યાયિત કરી શકાય છે. જ્યારે કોઈ અલગ મશીન પર તપાસ કરી રહ્યા હોય, ત્યારે ડિઝાઇન સ્તર પર નવા મૂલ્યો દાખલ કરીને સમગ્ર ડિઝાઇનને અપડેટ કરી શકાય છે. નવા મશીનની કામગીરીના પરિમાણો દાખલ કર્યા પછી, ડિઝાઈનર ડીઆરસી ચલાવીને જાણી શકે છે કે ડિવાઇસનું અંતર નવા અંતર મૂલ્ય સાથે વિરોધાભાસ કરે છે કે નહીં તે ચકાસવા માટે, જે વિશ્લેષણ કરવા, સુધારવા અને પછી સખત ગણતરીઓ કરવા કરતાં ઘણું સરળ છે. નવી અંતર જરૂરિયાતો માટે.

પીસીબી ડિઝાઇનને રોકવા માટે શું વાપરી શકાય?

ઉદાહરણ 3: ઘટક લેઆઉટ,ડિઝાઇન objectsબ્જેક્ટ્સ અને અવરોધો ગોઠવવા ઉપરાંત, ડિઝાઇન નિયમોનો ઉપયોગ કમ્પોનન્ટ લેઆઉટ માટે પણ થઈ શકે છે, એટલે કે, તે અવરોધોના આધારે ભૂલો કર્યા વિના ઉપકરણોને ક્યાં મૂકવા તે શોધી શકે છે. આકૃતિ 1 માં હાઇલાઇટ કરવામાં આવી છે ભૌતિક અવરોધો (જેમ કે અંતરાલ અને પ્લેટ અંતર અને ઉપકરણની ધાર) ઉપકરણો સ્થાન વિસ્તાર, આકૃતિ 2 હાઇલાઇટ્સ વિદ્યુત અવરોધિત ઉપકરણ પ્લેસમેન્ટ વિસ્તારોને મળવા માટે છે, જેમ કે મહત્તમ રેખા લંબાઈ, આકૃતિ 3 માત્ર બતાવે છે જગ્યા અવરોધનો વિસ્તાર, છેવટે, આકૃતિ 4 એ ચિત્રના પ્રથમ ત્રણ ભાગોનું આંતરછેદ છે, આ અસરકારક વિસ્તાર લેઆઉટ છે, Devices placed in this region can satisfy all constraints.

પીસીબી ડિઝાઇનને મર્યાદિત કરવા માટે શું વાપરી શકાય છે

હકીકતમાં, મોડ્યુલર રીતે અવરોધો પેદા કરવાથી તેમની જાળવણી અને પુનusઉપયોગક્ષમતામાં મોટા પ્રમાણમાં સુધારો થઈ શકે છે. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

પીસીબી ડિઝાઇનને મર્યાદિત કરવા માટે શું વાપરી શકાય છે

ડિઝાઇન ફરીથી ઉપયોગ અને દસ્તાવેજીકરણ

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. ડિઝાઇન પ્રક્રિયા દરમિયાન અનુસરવા માટેના વિદ્યુત કામગીરીના નિયમોનું દસ્તાવેજ દસ્તાવેજીકરણ કરે છે અને અન્યને ડિઝાઇનરના ઇરાદાને સમજવાની તક પૂરી પાડે છે જેથી આ નિયમો સરળતાથી નવી ઉત્પાદન પ્રક્રિયાઓ પર લાગુ કરી શકાય અથવા વિદ્યુત કામગીરીની જરૂરિયાતો અનુસાર બદલી શકાય. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

પરિમાણ મર્યાદા સંપાદક બહુ-પરિમાણીય અવરોધો હેઠળ પીસીબી લેઆઉટ અને રૂટીંગને સરળ બનાવે છે, અને પ્રથમ વખત ઓટોમેટિક રૂટીંગ સોફ્ટવેર અને ડિઝાઇન નિયમોને જટિલ વિદ્યુત અને પ્રક્રિયા જરૂરિયાતો સામે સંપૂર્ણ રીતે તપાસવા માટે સક્ષમ બનાવે છે, તેના બદલે માત્ર અનુભવ અથવા સરળ ડિઝાઇન નિયમો પર આધાર રાખે છે. થોડો ઉપયોગ. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.