Dalam beberapa tahun terakhir, untuk memenuhi kebutuhan miniaturisasi beberapa produk elektronik konsumen kelas atas, integrasi chip semakin tinggi dan semakin tinggi, jarak pin BGA semakin dekat (kurang dari atau sama dengan 0.4pitch), Tata letak PCB menjadi semakin kompak, dan kepadatan perutean menjadi semakin besar. Teknologi anylayer (urutan sewenang-wenang) diterapkan untuk meningkatkan throughput desain tanpa mempengaruhi kinerja seperti integritas sinyal, Ini adalah ALIVH any layer IVH struktur papan kabel cetak multilayer.
Karakteristik teknis dari setiap lapisan melalui lubang
Dibandingkan dengan karakteristik teknologi HDI, keunggulan ALIVH adalah kebebasan desain sangat meningkat dan lubang dapat dilubangi dengan bebas di antara lapisan, yang tidak dapat dicapai oleh teknologi HDI. Umumnya, pabrikan dalam negeri mencapai struktur yang kompleks, yaitu, batas desain HDI adalah papan HDI orde ketiga. Karena HDI tidak sepenuhnya mengadopsi pengeboran laser, dan lubang yang terkubur di lapisan dalam mengadopsi lubang mekanis, persyaratan cakram lubang jauh lebih besar daripada lubang laser, dan lubang mekanis menempati ruang pada lapisan yang lewat. Oleh karena itu, secara umum, dibandingkan dengan pengeboran sewenang-wenang teknologi ALIVH, diameter pori pelat inti bagian dalam juga dapat menggunakan pori mikro 0.2mm, yang masih merupakan celah besar. Oleh karena itu, ruang kabel papan ALIVH mungkin jauh lebih tinggi daripada HDI. Pada saat yang sama, biaya dan kesulitan pemrosesan ALIVH juga lebih tinggi daripada proses HDI. Seperti yang ditunjukkan pada Gambar 3, ini adalah diagram skematik ALIVH.
Tantangan desain vias di lapisan mana pun
Lapisan sewenang-wenang melalui teknologi sepenuhnya menumbangkan metode tradisional melalui desain. Jika Anda masih perlu mengatur vias di lapisan yang berbeda, itu akan meningkatkan kesulitan manajemen. Alat desain perlu memiliki kemampuan pengeboran yang cerdas, dan dapat digabungkan dan dipecah sesuka hati.
Irama menambahkan metode penggantian kabel berdasarkan lapisan kerja ke metode kabel tradisional berdasarkan lapisan penggantian kawat, seperti yang ditunjukkan pada Gambar 4: Anda dapat memeriksa lapisan yang dapat melakukan garis loop di panel lapisan kerja, dan kemudian klik dua kali lubang untuk memilih lapisan apa pun untuk penggantian kawat.
Contoh desain ALIVH dan pembuatan plat :
Desain ELIC 10 lantai
Platform OMAP4
Resistansi terkubur, kapasitas terkubur, dan komponen tertanam
Integrasi tinggi dan miniaturisasi perangkat genggam diperlukan untuk akses berkecepatan tinggi ke Internet dan jejaring sosial. Saat ini mengandalkan teknologi 4-n-4 HDI. Namun, untuk mencapai kepadatan interkoneksi yang lebih tinggi untuk teknologi baru generasi berikutnya, di bidang ini, menyematkan bagian pasif atau bahkan aktif ke dalam PCB dan substrat dapat memenuhi persyaratan di atas. Saat Anda mendesain ponsel, kamera digital, dan produk elektronik konsumen lainnya, pilihan desain saat ini adalah untuk mempertimbangkan cara menyematkan bagian pasif dan aktif ke dalam PCB dan substrat. Metode ini mungkin sedikit berbeda karena Anda menggunakan pemasok yang berbeda. Keuntungan lain dari bagian tertanam adalah bahwa teknologi memberikan perlindungan kekayaan intelektual terhadap apa yang disebut desain terbalik. Editor PCB Allegro dapat memberikan solusi industri. Editor PCB Allegro juga dapat bekerja lebih dekat dengan papan HDI, papan fleksibel, dan bagian yang disematkan. Anda bisa mendapatkan parameter dan batasan yang benar untuk menyelesaikan desain bagian yang disematkan. Desain perangkat yang disematkan tidak hanya dapat menyederhanakan proses SMT, tetapi juga sangat meningkatkan kebersihan produk.
Desain resistensi dan kapasitas yang terkubur
Resistansi terkubur, juga dikenal sebagai resistansi terkubur atau resistansi film, adalah dengan menekan bahan resistansi khusus pada substrat isolasi, kemudian memperoleh nilai resistansi yang diperlukan melalui pencetakan, etsa, dan proses lainnya, lalu tekan bersama dengan lapisan PCB lainnya untuk membentuk lapisan resistansi bidang. Teknologi manufaktur umum dari papan cetak multilayer resistensi terkubur PTFE dapat mencapai resistensi yang diperlukan.
Kapasitansi terkubur menggunakan bahan dengan kepadatan kapasitansi tinggi dan mengurangi jarak antar lapisan untuk membentuk kapasitansi antar pelat yang cukup besar untuk memainkan peran decoupling dan penyaringan sistem catu daya, sehingga dapat mengurangi kapasitansi diskrit yang diperlukan di papan dan mencapai karakteristik penyaringan frekuensi tinggi yang lebih baik. Karena induktansi parasit dari kapasitansi terkubur sangat kecil, titik frekuensi resonansinya akan lebih baik daripada kapasitansi biasa atau kapasitansi ESL rendah.
Karena kematangan proses dan teknologi serta kebutuhan desain berkecepatan tinggi untuk sistem catu daya, teknologi kapasitas terkubur semakin banyak diterapkan. Menggunakan teknologi kapasitas terkubur, pertama-tama kita harus menghitung ukuran kapasitansi pelat datar Gambar 6 rumus perhitungan kapasitansi pelat datar
Dari yang:
C adalah kapasitansi kapasitansi terkubur (kapasitansi pelat)
A adalah luas pelat datar. Dalam kebanyakan desain, sulit untuk menambah luas antara pelat datar ketika struktur ditentukan
D_ K adalah konstanta dielektrik medium antara pelat, dan kapasitansi antara pelat berbanding lurus dengan konstanta dielektrik
K adalah permitivitas vakum, juga dikenal sebagai permitivitas vakum. Ini adalah konstanta fisik dengan nilai 8.854 187 818 × 10-12 farad / M (F / M);
H adalah ketebalan antara bidang, dan kapasitansi antara pelat berbanding terbalik dengan ketebalan. Oleh karena itu, jika kita ingin mendapatkan kapasitansi yang besar, kita perlu mengurangi ketebalan interlayer. Bahan kapasitansi terkubur c-ply 3M dapat mencapai ketebalan dielektrik antar lapisan 0.56mil, dan konstanta dielektrik 16 sangat meningkatkan kapasitansi antar pelat.
Setelah perhitungan, bahan kapasitansi terkubur c-ply 3M dapat mencapai kapasitansi antar pelat sebesar 6.42nf per inci persegi.
Pada saat yang sama, perlu juga menggunakan alat simulasi PI untuk mensimulasikan impedansi target PDN, sehingga dapat menentukan skema desain kapasitansi papan tunggal dan menghindari desain kapasitansi terkubur dan kapasitansi diskrit yang berlebihan. Gambar 7 menunjukkan hasil simulasi PI dari desain kapasitas terkubur, hanya mempertimbangkan efek kapasitansi antar papan tanpa menambahkan efek kapasitansi diskrit. Dapat dilihat bahwa hanya dengan meningkatkan kapasitas yang terkubur, kinerja seluruh kurva impedansi daya telah sangat meningkat, terutama di atas 500MHz, yang merupakan pita frekuensi di mana kapasitor filter diskrit tingkat papan sulit untuk bekerja. Kapasitor papan dapat secara efektif mengurangi impedansi daya.