近年、一部のハイエンド家電製品の小型化のニーズを満たすために、チップ統合はますます高くなり、BGAピン間隔はますます近くなっています（0.4ピッチ以下）。 PCBレイアウトはますますコンパクトになり、ルーティング密度はますます大きくなっています。 シグナルインテグリティなどの性能に影響を与えることなく設計スループットを向上させるために、任意層（任意次数）技術が適用されます。これは、ALIVH任意層IVH構造の多層プリント配線板です。
あらゆる層のスルーホールの技術的特性
HDI技術の特徴と比較して、ALIVHの利点は、設計の自由度が大幅に向上し、HDI技術では達成できない層間に自由に穴を開けることができることです。 一般的に、国内メーカーは複雑な構造を実現しています。つまり、HDIの設計限界は0.2次HDIボードです。 HDIは完全にレーザー穴あけを採用しておらず、内層の埋め込み穴は機械的穴を採用しているため、ホールディスクの要件はレーザー穴よりもはるかに大きく、機械的穴は通過層のスペースを占めます。 したがって、一般的に言えば、ALIVH技術の任意の穴あけと比較して、内部コアプレートの細孔径も3mmの微細孔を使用できますが、これはまだ大きなギャップです。 したがって、ALIVHボードの配線スペースはおそらくHDIの配線スペースよりもはるかに高くなります。 同時に、ALIVHのコストと処理の難しさもHDIプロセスのそれよりも高くなっています。 図XNUMXに示すように、これはALIVHの概略図です。
任意のレイヤーのビアの設計上の課題
テクノロジーによる任意のレイヤーは、従来のビアデザイン手法を完全に覆します。 それでも異なるレイヤーにビアを設定する必要がある場合は、管理が難しくなります。 設計ツールはインテリジェントな穴あけ機能を備えている必要があり、自由に組み合わせたり分割したりできます。
ケイデンスは、図4に示すように、作業層に基づく配線交換方法を、配線交換層に基づく従来の配線方法に追加します。作業層パネルでループラインを実行できる層を確認してから、をダブルクリックします。ワイヤー交換用のレイヤーを選択するための穴。
ALIVHの設計と製版の例：
10階建てのELICデザイン
OMAP4プラットフォーム
埋設抵抗、埋設容量、組み込みコンポーネント
インターネットやソーシャルネットワークへの高速アクセスには、ハンドヘルドデバイスの高度な統合と小型化が必要です。 現在、4-n-4HDIテクノロジーに依存しています。 しかし、次世代の新技術のためにより高い相互接続密度を達成するために、この分野では、パッシブまたはアクティブ部品をPCBおよび基板に埋め込むことで上記の要件を満たすことができます。 携帯電話、デジタルカメラ、その他の家電製品を設計する場合、PCBと基板にパッシブパーツとアクティブパーツを埋め込む方法を検討することが現在の設計上の選択です。 使用するサプライヤが異なるため、この方法は少し異なる場合があります。 組み込み部品のもうXNUMXつの利点は、このテクノロジーがいわゆるリバースデザインに対する知的財産保護を提供することです。 Allegro PCBエディターは、産業用ソリューションを提供できます。 Allegro PCBエディターは、HDIボード、フレキシブルボード、および組み込み部品とより緊密に連携することもできます。 正しいパラメータと拘束を取得して、組み込み部品の設計を完了することができます。 組み込み機器の設計は、SMTのプロセスを簡素化するだけでなく、製品の清浄度を大幅に向上させることができます。
埋設抵抗と容量設計
埋め込み抵抗は、埋め込み抵抗またはフィルム抵抗とも呼ばれ、絶縁基板上に特殊な抵抗材料をプレスし、印刷、エッチング、その他のプロセスで必要な抵抗値を取得し、他のPCB層と一緒にプレスして形成します。平面抵抗層。 PTFE埋め込み抵抗多層プリント基板の一般的な製造技術は、必要な抵抗を達成できます。
埋め込み静電容量は、静電容量密度の高い材料を使用し、層間の距離を縮めて、電源システムのデカップリングとフィルタリングの役割を果たすのに十分な大きさのプレート間静電容量を形成し、ボードに必要なディスクリート静電容量を減らします。より優れた高周波フィルタリング特性を実現します。 埋め込み容量の寄生インダクタンスは非常に小さいため、その共振周波数ポイントは通常の容量または低ESL容量よりも優れています。
プロセスと技術の成熟と電源システムの高速設計の必要性により、埋設容量技術がますます適用されています。 埋め込み容量技術を使用して、最初に平板静電容量のサイズを計算する必要があります図6平板静電容量の計算式
そのうちの：
Cは埋め込み静電容量（プレート静電容量）の静電容量です
Aは平板の面積です。 ほとんどの設計では、構造を決定するときに平板間の面積を増やすことは困難です
D_ Kはプレート間の媒体の誘電率であり、プレート間の静電容量は誘電率に正比例します。
Kは真空誘電率であり、真空誘電率とも呼ばれます。 これは、値が8.854 187×818-10ファラッド/ M（F / M）の物理定数です。
Hは平面間の厚さであり、プレート間の静電容量は厚さに反比例します。 したがって、大きな静電容量を得るには、層間の厚さを薄くする必要があります。 3M c-ply埋め込み静電容量材料は、0.56milの層間誘電体厚を達成でき、16の誘電率はプレート間の静電容量を大幅に増加させます。
計算後、3M c-ply埋め込み静電容量材料は、6.42平方インチあたりXNUMXnfのプレート間静電容量を達成できます。
同時に、PIシミュレーションツールを使用してPDNのターゲットインピーダンスをシミュレートし、シングルボードの容量設計スキームを決定し、埋め込み容量とディスクリート容量の冗長設計を回避する必要もあります。 図7は、ディスクリート容量の影響を追加せずにボード間容量の影響のみを考慮した、埋め込み容量設計のPIシミュレーション結果を示しています。 埋め込み容量を増やすだけで、特にボードレベルのディスクリートフィルタコンデンサが動作しにくい周波数帯域である500MHzを超えると、電力インピーダンス曲線全体のパフォーマンスが大幅に向上することがわかります。 ボードコンデンサは、電力インピーダンスを効果的に低減できます。