Dina taun-taun ayeuna, pikeun nyumponan kabutuhan miniaturisasi sababaraha produk éléktronik konsumén luhur, integrasi chip beuki luhur, jangkauan pin BGA beuki deukeut sareng langkung caket (kirang ti atanapi sami sareng 0.4pitch), anu Tata perenah PCB janten seueur sareng langkung kompak, sareng kapadetan routing janten langkung ageung. Téhnologi Anylayer (tatanan sawenang-wenang) dilarapkeun dina raraga ningkatkeun kaluaran desain tanpa mangaruhan kinerja sapertos integritas sinyal, Ieu mangrupikeun ALIVH lapisan IVH struktur multilayer dicetak papan kabel.
Karakteristik téknis tina lapisan mana wae ngalangkungan liang
Dibandingkeun sareng ciri téknologi HDI, kaunggulan ALIVH nyaéta kabébasan desain ningkat pisan sareng liang tiasa ditinju sacara bébas di antara lapisan, anu henteu tiasa dihontal ku téknologi HDI. Sacara umum, pabrik domestik ngahontal struktur anu rumit, nyaéta watesan desain HDI nyaéta papan HDI urutan katilu. Kusabab HDI henteu leres-leres ngadopsi pangeboran laser, sareng liang anu dikubur dina lapisan jero nyoko kana liang mékanis, sarat tina disk liang langkung ageung tibatan liang laser, sareng liang mékanis nguasaan rohangan dina lapisan anu ngalirkeun. Ku alatan éta, sacara umum, dibandingkeun sareng pengeboran téknologi ALIVH sawenang-wenang, diameter liang tina pelat inti jero ogé tiasa nganggo micropores 0.2mm, anu masih aya lolongkrang ageung. Kituna, rohangan kabel dewan ALIVH sigana langkung luhur tibatan HDI. Dina waktos anu sami, biaya sareng kasusah pamrosésan ALIVH ogé langkung luhur tibatan prosés HDI. Sakumaha dituduhkeun dina Gambar 3, éta mangrupikeun diagram skéma tina ALIVH.
Tantangan tantangan vias dina lapisan mana waé
Lapisan sawenang ngalangkungan téknologi leres-leres ngagulingkeun tradisional ngalangkungan metode desain. Upami anjeun masih kedah nyetél vias dina lapisan anu sanés, éta bakal ningkatkeun kasusah manajemén. Alat desainna kedah gaduh kamampuan pangeboran cerdas, sareng tiasa digabung sareng beulah sakarepna.
Cadence nambihan metode ngagantian kabel dumasar kana lapisan kerja kana metode kabel tradisional dumasar kana lapisan ngagantian kawat, sapertos anu dipidangkeun dina Gambar 4: anjeun tiasa mariksa lapisan anu tiasa ngalaksanakeun jalur loop dina panel lapisan anu dianggo, teras klik dua kali liang pikeun milih lapisan naon waé pikeun ngagantian kawat.
Conto desain ALIVH sareng pembuatan piring:
Desain ELIC 10 tingkat
Platform OMAP4
Résistansi dikubur, kapasitas dikubur sareng komponenana ditempelkeun
Integrasi tinggi sareng miniaturisasi alat genggam diperyogikeun pikeun aksés gancang-gancang kana Internét sareng jaringan sosial. Ayeuna ngandelkeun téknologi 4-n-4 HDI. Nanging, pikeun ngahontal kapadetan sambungan anu langkung luhur pikeun generasi anyar téknologi anyar, dina bidang ieu, nyisipkeun bagian pasip atanapi bahkan aktip kana PCB sareng substrat tiasa nyumponan sarat di luhur. Nalika anjeun ngararancang telepon sélulér, kaméra digital sareng produk éléktronik konsumén sanés, éta mangrupikeun pilihan desain ayeuna pikeun ngémutan kumaha cara nyisipkeun bagian-bagian pasip sareng aktif kana PCB sareng substrat. Metoda ieu tiasa rada beda kusabab anjeun nganggo panyadia anu béda. Kauntungan sanés bagian tertutup nyaéta téknologi éta nyayogikeun perlindungan hak cipta intéléktual ngalawan desain anu dibalikkeun. Éditor Allegro PCB tiasa nyayogikeun solusi industri. Allegro PCB éditor ogé tiasa dianggo langkung caket sareng dewan HDI, papan fléksibel sareng bagian anu ditempelkeun. Anjeun tiasa kéngingkeun parameter anu leres sareng konstrain pikeun ngalengkepan desain bagian sisipan. Rarancang paranti ngempelkeun sanés ngan ukur tiasa nyederhanakeun prosés SMT, tapi ogé tiasa ningkatkeun kabersihan produk.
Dikubur résistansi sareng desain kapasitas
Résistansi dikubur, ogé kawanoh salaku résistansi dikubur atanapi résistansi pilem, nyaéta mencét bahan résistansi khusus dina substrat insulasi, teras kéngingkeun nilai résistansi anu diperyogikeun ngalangkungan percetakan, etsa sareng prosés sanésna, teras pencét éta sareng lapisan PCB sanés pikeun ngabentuk lapisan résistansi pesawat. Téknologi pembuatan umum PTFE dikubur résistansi multilayer dewan cetak tiasa ngahontal résistansi anu diperyogikeun.
Kapasitas anu dikubur nganggo matéri kalayan kapadetan capacitance tinggi sareng ngirangan jarak antar lapisan pikeun ngawangun capacitance plate antar anu cekap pikeun maénkeun peran decoupling sareng nyaring sistem catu daya, supados ngirangan kapasitansi diskrit anu diperyogikeun dina papan sareng ngahontal ciri panyaringan frékuénsi luhur anu hadé. Kusabab induktansi parasit kapasitansi dikubur leutik pisan, titik frékuénsi résonansi na bakal langkung saé tibatan capacitance biasa atanapi capacitance ESL anu handap.
Kusabab kematangan prosés sareng téknologi sareng kabutuhan desain gancang-gancang pikeun sistem catu daya, téknologi kapasitas anu dikubur diterapkeun langkung seueur. Ngagunakeun téknologi kapasitas dikubur, urang mimiti ngitung ukuran kapasitansi pelat datar Gambar 6 Rumus perhitungan kapasitansi piring datar
Nu:
C nyaéta kapasitansi kapasitansi anu dikubur (capacitance plate)
A nyaéta daérah pelat datar. Dina kaseueuran desain, sesah ningkatkeun daerah antara pelat datar nalika strukturna ditangtoskeun
D_ K nyaéta konstanta diéléktrik medium antara pelat, sareng kapasitansi antara pelat langsung sabanding sareng konstanta diéléktrik
K nyaéta permittivity vacuum, ogé katelah vakum permittivity. Éta mangrupikeun konstanta fisik kalayan nilai 8.854 187 818 × 10-12 farad / M (F / M);
H nyaéta ketebalan antara pesawat, sareng kapasitansi antara pelat sabanding tibalik sareng ketebalanna. Kusabab kitu, upami urang hoyong kéngingkeun kapasitansi anu ageung, urang kedah ngirangan ketebalan antar-pamuter. 3M bahan kapasitansi dikubur c-ply tiasa ngahontal kandel diéléktrik antar-gandang 0.56mil, sareng konstanta diéléktrik 16 ningkat pisan dina kapasitansi antar pelat.
Saatos itungan, 3M c-ply dikubur bahan capacitance tiasa ngahontal capacitance antar piring 6.42nf per inci pasagi.
Dina waktos anu sasarengan, perlu ogé ngagunakeun alat simulasi PI pikeun nyonto kana target impedansi PDN, pikeun nangtoskeun skéma desain kapasitansi dewan tunggal sareng hindari desain kaleuleusan kapasitansi anu dikubur sareng capacitance diskrit. Gambar 7 nunjukkeun hasil simulasi PI tina desain kapasitas anu dikubur, ngan ukur ngémutan pangaruh capacitance antar board tanpa nambihan pangaruh capacitance diskrit. Éta tiasa ditingali yén ngan ukur ku ningkatkeun kapasitas anu dikubur, kinerja kurva impedansi sadaya kakuatan parantos ningkat pisan, khususna di luhur 500MHz, anu mangrupikeun pita frekuensi dimana tingkat kapasitor saringan diskrit sesah jalan. Kapasitor dewan sacara efektif tiasa ngirangan impedansi listrik.