ในช่วงไม่กี่ปีที่ผ่านมา เพื่อตอบสนองความต้องการของ miniaturization ของผลิตภัณฑ์อิเล็กทรอนิกส์สำหรับผู้บริโภคระดับไฮเอนด์ การรวมชิปเริ่มสูงขึ้นเรื่อย ๆ ระยะห่างพิน BGA ใกล้ขึ้นเรื่อย ๆ (น้อยกว่าหรือเท่ากับ 0.4pitch) เลย์เอาต์ PCB มีขนาดกะทัดรัดมากขึ้นเรื่อยๆ และความหนาแน่นในการกำหนดเส้นทางก็ใหญ่ขึ้นเรื่อยๆ เทคโนโลยี Anylayer (คำสั่งโดยพลการ) ถูกนำมาใช้เพื่อปรับปรุงปริมาณงานการออกแบบโดยไม่กระทบต่อประสิทธิภาพการทำงาน เช่น ความสมบูรณ์ของสัญญาณ นี่คือ ALIVH แผงวงจรสายไฟแบบพิมพ์หลายชั้นที่มีโครงสร้าง IVH ของ ALIVH
ลักษณะทางเทคนิคของชั้นใด ๆ ผ่านรู
เมื่อเทียบกับลักษณะของเทคโนโลยี HDI ข้อดีของ ALIVH คืออิสระในการออกแบบเพิ่มขึ้นอย่างมาก และสามารถเจาะรูได้อย่างอิสระระหว่างชั้น ซึ่งไม่สามารถทำได้โดยเทคโนโลยี HDI โดยทั่วไปแล้ว ผู้ผลิตในประเทศจะมีโครงสร้างที่ซับซ้อน กล่าวคือ ขีดจำกัดการออกแบบของ HDI คือบอร์ด HDI ลำดับที่สาม เนื่องจาก HDI ไม่ได้ใช้การเจาะด้วยเลเซอร์อย่างสมบูรณ์ และรูที่ฝังอยู่ในชั้นในนั้นใช้รูแบบกลไก ความต้องการของแผ่นรูจึงใหญ่กว่ารูเลเซอร์มาก และรูเชิงกลก็กินพื้นที่บนชั้นที่ผ่าน ดังนั้น โดยทั่วไปแล้ว เมื่อเทียบกับการเจาะโดยพลการของเทคโนโลยี ALIVH เส้นผ่านศูนย์กลางรูพรุนของแผ่นแกนด้านในยังสามารถใช้รูพรุนขนาด 0.2 มม. ซึ่งยังคงเป็นช่องว่างขนาดใหญ่ ดังนั้น พื้นที่การเดินสายไฟของบอร์ด ALIVH จึงน่าจะสูงกว่า HDI มาก ในขณะเดียวกัน ต้นทุนและความยากในการประมวลผลของ ALIVH ก็สูงกว่ากระบวนการ HDI เช่นกัน ดังแสดงในรูปที่ 3 เป็นแผนผังของ ALIVH
ออกแบบความท้าทายของจุดแวะในทุกชั้น
เลเยอร์โดยพลการโดยใช้เทคโนโลยีจะทำลายรูปแบบดั้งเดิมโดยสมบูรณ์ด้วยวิธีการออกแบบ หากคุณยังต้องการตั้งค่าจุดแวะในเลเยอร์ต่างๆ จะทำให้การจัดการยากขึ้น เครื่องมือออกแบบจำเป็นต้องมีความสามารถในการเจาะอัจฉริยะ และสามารถรวมและแยกออกได้ตามต้องการ
Cadence เพิ่มวิธีการเปลี่ยนสายไฟตามชั้นการทำงานไปยังวิธีการเดินสายแบบเดิมโดยอิงจากชั้นการเปลี่ยนสายไฟ ดังแสดงในรูปที่ 4: คุณสามารถตรวจสอบเลเยอร์ที่สามารถทำลูปไลน์ในแผงเลเยอร์การทำงานได้ จากนั้นดับเบิลคลิกที่ รูเพื่อเลือกชั้นใด ๆ สำหรับการเปลี่ยนลวด
ตัวอย่างการออกแบบและการทำเพลทของ ALIVH:
การออกแบบ ELIC 10 ชั้น
แพลตฟอร์ม OMAP4
ความต้านทานฝัง ความจุฝัง และส่วนประกอบฝังตัว
จำเป็นต้องมีการผสานรวมและการย่อขนาดอุปกรณ์พกพาในระดับสูงสำหรับการเข้าถึงอินเทอร์เน็ตและเครือข่ายโซเชียลด้วยความเร็วสูง ปัจจุบันใช้เทคโนโลยี 4-n-4 HDI อย่างไรก็ตาม เพื่อให้บรรลุความหนาแน่นของการเชื่อมต่อโครงข่ายที่สูงขึ้นสำหรับเทคโนโลยีใหม่รุ่นต่อไป ในสาขานี้ การฝังชิ้นส่วนแบบพาสซีฟหรือแม้แต่แอ็คทีฟลงใน PCB และซับสเตรตสามารถตอบสนองความต้องการข้างต้นได้ เมื่อคุณออกแบบโทรศัพท์มือถือ กล้องดิจิตอล และผลิตภัณฑ์อิเล็กทรอนิกส์สำหรับผู้บริโภคอื่นๆ การตัดสินใจเลือกการออกแบบในปัจจุบันคือการพิจารณาวิธีการฝังชิ้นส่วนแบบพาสซีฟและแอคทีฟลงใน PCB และซับสเตรต วิธีนี้อาจแตกต่างกันเล็กน้อยเนื่องจากคุณใช้ซัพพลายเออร์ต่างกัน ข้อดีอีกประการของชิ้นส่วนฝังตัวคือเทคโนโลยีนี้ให้การปกป้องทรัพย์สินทางปัญญาจากการออกแบบย้อนกลับที่เรียกว่า โปรแกรมแก้ไข PCB ของ Allegro สามารถให้บริการโซลูชั่นอุตสาหกรรม โปรแกรมแก้ไข PCB ของ Allegro ยังสามารถทำงานอย่างใกล้ชิดกับบอร์ด HDI บอร์ดแบบยืดหยุ่น และชิ้นส่วนฝังตัว คุณสามารถรับพารามิเตอร์และข้อจำกัดที่ถูกต้องเพื่อออกแบบชิ้นส่วนฝังตัวให้สมบูรณ์ การออกแบบอุปกรณ์ฝังตัวไม่เพียงทำให้กระบวนการ SMT ง่ายขึ้น แต่ยังปรับปรุงความสะอาดของผลิตภัณฑ์อย่างมาก
ความต้านทานฝังและการออกแบบความจุ
ความต้านทานฝังหรือที่เรียกว่าความต้านทานฝังหรือความต้านทานฟิล์มคือการกดวัสดุต้านทานพิเศษบนพื้นผิวฉนวนจากนั้นรับค่าความต้านทานที่ต้องการผ่านการพิมพ์การแกะสลักและกระบวนการอื่น ๆ จากนั้นกดร่วมกับชั้น PCB อื่น ๆ เพื่อสร้าง ชั้นต้านทานระนาบ เทคโนโลยีการผลิตทั่วไปของแผ่นพิมพ์หลายชั้นที่มีความต้านทานการฝังไฟเบอร์สามารถบรรลุความต้านทานที่ต้องการ
ความจุที่ฝังอยู่ใช้วัสดุที่มีความหนาแน่นของความจุสูงและลดระยะห่างระหว่างชั้นเพื่อสร้างความจุระหว่างเพลตที่มีขนาดใหญ่พอที่จะมีบทบาทในการแยกส่วนและการกรองของระบบจ่ายไฟ เพื่อลดความจุแบบไม่ต่อเนื่องที่ต้องการบนบอร์ดและ บรรลุลักษณะการกรองความถี่สูงที่ดีขึ้น เนื่องจากการเหนี่ยวนำกาฝากของความจุฝังมีขนาดเล็กมาก จุดความถี่เรโซแนนซ์จะดีกว่าความจุปกติหรือความจุ ESL ต่ำ
เนื่องจากกระบวนการและเทคโนโลยีที่ครบกำหนดและความต้องการการออกแบบระบบจ่ายไฟความเร็วสูง เทคโนโลยีความจุฝังตัวจึงถูกนำมาใช้มากขึ้นเรื่อยๆ โดยใช้เทคโนโลยีความจุฝังก่อนอื่นเราต้องคำนวณขนาดของความจุแผ่นแบนรูปที่ 6 สูตรการคำนวณความจุแผ่นแบน
ซึ่ง:
C คือความจุของความจุฝัง (ความจุแผ่น)
A คือพื้นที่แผ่นเรียบ ในการออกแบบส่วนใหญ่ การเพิ่มพื้นที่ระหว่างแผ่นเรียบเมื่อกำหนดโครงสร้างเป็นเรื่องยาก
D_ K คือค่าคงที่ไดอิเล็กตริกของตัวกลางระหว่างเพลต และความจุระหว่างเพลตเป็นสัดส่วนโดยตรงกับค่าคงที่ไดอิเล็กตริก
K คือการยอมให้สุญญากาศหรือที่เรียกว่าการยอมจำนนสุญญากาศ เป็นค่าคงที่ทางกายภาพที่มีค่า 8.854 187 818 × 10-12 farad / M (F / M);
H คือความหนาระหว่างระนาบ และความจุระหว่างเพลตเป็นสัดส่วนผกผันกับความหนา ดังนั้น ถ้าเราต้องการได้ความจุมาก เราจำเป็นต้องลดความหนาของ interlayer วัสดุความจุ 3M c-ply ฝังสามารถบรรลุความหนาของอิเล็กทริก interlayer 0.56mil และค่าคงที่ไดอิเล็กตริกที่ 16 เพิ่มความจุระหว่างเพลตอย่างมาก
หลังจากการคำนวณ วัสดุความจุ 3M c-ply ฝังสามารถบรรลุความจุระหว่างแผ่น 6.42nf ต่อตารางนิ้ว
ในเวลาเดียวกัน จำเป็นต้องใช้เครื่องมือจำลอง PI เพื่อจำลองอิมพีแดนซ์เป้าหมายของ PDN เพื่อกำหนดรูปแบบการออกแบบความจุของบอร์ดเดี่ยว และหลีกเลี่ยงการออกแบบซ้ำซ้อนของความจุฝังและความจุที่ไม่ต่อเนื่อง รูปที่ 7 แสดงผลการจำลอง PI ของการออกแบบความจุแบบฝัง โดยพิจารณาเฉพาะผลของความจุระหว่างบอร์ดโดยไม่เพิ่มผลของความจุแบบแยกส่วน จะเห็นได้ว่ามีเพียงการเพิ่มความจุฝัง ประสิทธิภาพของเส้นอิมพีแดนซ์กำลังทั้งหมดได้รับการปรับปรุงอย่างมาก โดยเฉพาะอย่างยิ่งที่สูงกว่า 500MHz ซึ่งเป็นย่านความถี่ที่ตัวเก็บประจุตัวกรองแบบแยกระดับบอร์ดทำงานได้ยาก ตัวเก็บประจุของบอร์ดสามารถลดอิมพีแดนซ์ของพลังงานได้อย่างมีประสิทธิภาพ