Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. Versuchen Sie, die Lagen der Signalbahnen auf der Leiterplatte nicht zu verändern, dh keine unnötigen Vias zu verwenden.

4. Die Strom- und Erdungsstifte sollten in der Nähe gebohrt werden, und die Leitung zwischen der Durchkontaktierung und dem Stift sollte so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine Vielzahl von redundanten Ground Vias auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das oben diskutierte Via-Modell ist der Fall, bei dem sich Pads auf jeder Schicht befinden. Manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Insbesondere bei sehr hohen Durchkontaktierungsdichten kann es zur Bildung einer Bruchrille kommen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, können wir nicht nur die Position des Vias verschieben, sondern auch erwägen, das Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.