Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. ПХБ тактасындагы сигнал изинин катмарларын өзгөртпөөгө аракет кылыңыз, башкача айтканда, керексиз viasтарды колдонбогонго аракет кылыңыз.

4. Күч жана жер төөнөгүчтөрүн жакын бургулоо керек, ал эми аркылуу жана төөнөгүчтүн ортосундагы коргошун мүмкүн болушунча кыска болушу керек, анткени алар индуктивдүүлүктү жогорулатат. Ошол эле учурда, электр жана жер өткөргүчтөр импедансты азайтуу үчүн мүмкүн болушунча жоон болушу керек.

5. Сигнал үчүн эң жакын циклди камсыз кылуу үчүн сигнал катмарынын линияларынын жанына бир нече негиздүү линияларды коюңуз. Ал тургай, ПХБ тактасына көп сандагы ашыкча жерди жайгаштырууга болот. Албетте, дизайн ийкемдүү болушу керек. Мурда талкууланган via модели ар бир катмарда пластинкалар болгон учур. Кээде биз кээ бир катмарлардын төшөктөрүн азайтып же алып салса болот. Айрыкча, vias тыгыздыгы өтө жогору болгондо, бул жез катмарындагы илмекти бөлүп турган үзүлгөн оюктун пайда болушуна алып келиши мүмкүн. Бул көйгөйдү чечүү үчүн, биз венонун абалын жылдыруудан тышкары, жез катмарына via жайгаштырууну да карап көрсөк болот. Төшөктүн көлөмү азаят.