Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. Provu ne ŝanĝi la tavolojn de la signalspuroj sur la PCB-tabulo, tio estas, provu ne uzi nenecesajn vojojn.

4. La potenco kaj teraj pingloj estu boritaj proksime, kaj la plumbo inter la vojo kaj la pinglo estu kiel eble plej mallonga, ĉar ili pliigos la induktancon. Samtempe, la potenco kaj teraj kondukoj devas esti kiel eble plej dikaj por redukti impedancon.

5. Metu kelkajn surterigitajn vojojn proksime de la vojoj de la signaltavolo por provizi la plej proksiman buklon por la signalo. Eblas eĉ meti grandan nombron da redundaj teraj vojoj sur la PCB-tabulo. Kompreneble, la dezajno devas esti fleksebla. La tramodelo diskutita pli frue estas la kazo kie estas kusenetoj sur ĉiu tavolo. Kelkfoje, ni povas redukti aŭ eĉ forigi la kusenetojn de iuj tavoloj. Precipe kiam la denseco de vias estas tre alta, ĝi povas konduki al la formado de rompokanelo kiu apartigas la buklon en la kupra tavolo. Por solvi ĉi tiun problemon, krom movi la pozicion de la vojo, ni ankaŭ povas konsideri meti la vojon sur la kupran tavolon. La grandeco de kuseneto estas reduktita.