Melalui analisis karakteristik parasit vias, kita dapat melihatnya dalam kecepatan tinggi PCB desain, vias tampaknya sederhana sering membawa efek negatif yang besar untuk desain sirkuit. Untuk mengurangi efek buruk yang disebabkan oleh efek parasit vias, berikut ini dapat dilakukan dalam desain:

1. Mempertimbangkan biaya dan kualitas sinyal, pilih ukuran yang masuk akal melalui ukuran. Misalnya, untuk desain PCB modul memori 6-10 lapisan, lebih baik menggunakan vias 10/20Mil (dibor/pad). Untuk beberapa papan ukuran kecil berdensitas tinggi, Anda juga dapat mencoba menggunakan 8/18Mil. lubang. Dalam kondisi teknis saat ini, sulit untuk menggunakan vias yang lebih kecil. Untuk daya atau via arde, Anda dapat mempertimbangkan untuk menggunakan ukuran yang lebih besar untuk mengurangi impedansi.

2. Dua rumus yang dibahas di atas dapat disimpulkan bahwa menggunakan PCB yang lebih tipis bermanfaat untuk mengurangi dua parameter parasit melalui.

3. Cobalah untuk tidak mengubah lapisan jejak sinyal pada papan PCB, artinya, cobalah untuk tidak menggunakan vias yang tidak perlu.

4. Pin daya dan arde harus dibor di dekatnya, dan kabel antara via dan pin harus sesingkat mungkin, karena akan meningkatkan induktansi. Pada saat yang sama, kabel daya dan ground harus setebal mungkin untuk mengurangi impedansi.

5. Tempatkan beberapa vias yang diarde di dekat vias dari lapisan sinyal untuk menyediakan loop terdekat untuk sinyal. Bahkan dimungkinkan untuk menempatkan sejumlah besar vias arde yang berlebihan pada papan PCB. Tentu saja, desainnya harus fleksibel. Model via yang dibahas sebelumnya adalah kasus di mana ada bantalan pada setiap lapisan. Terkadang, kita dapat mengurangi atau bahkan menghapus bantalan dari beberapa lapisan. Terutama ketika densitas vias sangat tinggi, dapat menyebabkan pembentukan alur putus yang memisahkan loop pada lapisan tembaga. Untuk mengatasi masalah ini, selain memindahkan posisi via, kita juga bisa mempertimbangkan untuk menempatkan via pada lapisan tembaga. Ukuran pad berkurang.