Through the analysis of the parasitic characteristics of vias, we can see that in high-speed PCB design, seemingly simple vias often bring great negative effects to circuit design. In order to reduce the adverse effects caused by the parasitic effects of the vias, the following can be done in the design:

1. Considering the cost and signal quality, choose a reasonable size via size. For example, for the 6-10 layer memory module PCB design, it is better to use 10/20Mil (drilled/pad) vias. For some high-density small-size boards, you can also try to use 8/18Mil. hole. Under current technical conditions, it is difficult to use smaller vias. For power or ground vias, you can consider using a larger size to reduce impedance.

2. The two formulas discussed above can be concluded that using a thinner PCB is beneficial to reduce the two parasitic parameters of the via.

3. Lehetőleg ne változtassuk meg a jelnyomok rétegeit a NYÁK-kártyán, vagyis ne használjunk felesleges átmeneteket.

4. A táp- és a földelő érintkezőket a közelben kell fúrni, az átvezető és a tű közötti vezeték pedig a lehető legrövidebb legyen, mert növelik az induktivitást. Ugyanakkor az impedancia csökkentése érdekében a táp- és a földvezetéknek a lehető legvastagabbnak kell lennie.

5. Helyezzen néhány földelt átmenőt a jelréteg átmeneteihez, hogy biztosítsa a legközelebbi hurkot a jel számára. Még nagyszámú redundáns földelési átvezetés is elhelyezhető a nyomtatott áramköri lapon. Természetesen a tervezésnek rugalmasnak kell lennie. A korábban tárgyalt via modell az az eset, amikor minden rétegen vannak párnák. Néha csökkenthetjük vagy akár eltávolíthatjuk egyes rétegek párnáit. Különösen akkor, ha az átmenetek sűrűsége nagyon nagy, ez egy törési horony kialakulásához vezethet, amely elválasztja a hurkot a rézrétegben. A probléma megoldására a via helyzetének elmozdítása mellett megfontolhatjuk a via rézrétegre való elhelyezését is. A betét mérete csökken.