געדרוקט קרייַז באָרד (פּקב), אויך באקאנט ווי פּרינטעד קרייַז באָרד (פּקב), איז געניצט צו פאַרבינדן און פונקציאָנירן עלעקטראָניש קאַמפּאָונאַנץ און איז אַ וויכטיק טייל פון די מאַכט קרייַז פּלאַן. דער אַרטיקל וועט פאָרשטעלן די גרונט כּללים פון פּקב אויסלייג און וויירינג.

דעטאַל די גרונט כּללים פון פּקב ברעט אויסלייג און וויירינג

Basic rules of component layout

1. According to the layout of circuit modules, the related circuit to achieve the same function is called a module, the components in the circuit module should adopt the principle of nearby concentration, and the digital circuit and analog circuit should be separated;

2. קאַמפּאָונאַנץ, דעוויסעס און סקרוז זאָל ניט זיין אינסטאַלירן ין 3.5 מם (פֿאַר מ 2.5) און 4 מם (פֿאַר מ 3) אַרום די ניט-מאַונטינג האָלעס אַזאַ ווי פּאַזישאַנינג האָלעס און נאָרמאַל האָלעס ין 1.27 מם;

3. Horizontal resistance, inductor (plug-in), electrolytic capacitor and other components under the cloth hole, so as to avoid the wave soldering hole and component shell short circuit;

4. די ויסווייניקסט טייל פון די קאָמפּאָנענט איז 5 מם אַוועק פון די ברעג פון די טעלער;

5. די דיסטאַנסע צווישן די ויסווייניקסט זייַט פון די בלאָק פון מאַונטינג עלעמענט און די ויסווייניקסט זייַט פון די שכייניש ינסערטינג עלעמענט איז גרעסער ווי 2 מם;

6. מעטאַל שאָל קאַמפּאָונאַנץ און מעטאַל טיילן (שילדינג באָקסעס, אאז”ו ו) קענען נישט פאַרבינדן אנדערע קאַמפּאָונאַנץ, קענען נישט זיין נאָענט צו די געדרוקט שורה, בלאָק, די ספּייסינג זאָל זיין גרעסער ווי 2 מם. The size of positioning holes, fastener mounting holes, elliptic holes and other square holes in the plate is greater than 3mm from the plate side;

7. באַהיצונג עלעמענטן זאָל נישט זיין נאָענט צו ווירעס און טערמאַל עלעמענטן; הויך-היץ דעוויסעס זאָל זיין יוואַנלי פונאנדערגעטיילט;

8. די מאַכט כאָלעל זאָל זיין עריינדזשד אַרום די געדרוקט ברעט אַזוי ווייַט ווי מעגלעך, און די וויירינג וואָקזאַל פון די מאַכט כאָלעל און די בוסבאַר פארבונדן צו עס זאָל זיין עריינדזשד אויף דער זעלביקער זייַט. אין באַזונדער, טאָן ניט שטעלן מאַכט סאָקקעץ און אנדערע וועלדינג קאַנעקטערז צווישן קאַנעקטערז צו פאַסילאַטייט די וועלדינג פון די סאַקאַץ און קאַנעקטערז און די פּלאַן און וויירינג פון מאַכט קייבאַלז. די ספּייסינג פון מאַכט סאָקקעץ און וועלדינג קאַנעקטערז זאָל זיין קאַנסידערד צו פאַסילאַטייט די ינסערשאַן און באַזייַטיקונג פון מאַכט פּלאַגז;

9. אויסלייג פון אנדערע קאַמפּאָונאַנץ:

All IC components should be aligned unilaterally, and polarity marks of polar components should be clear. Polarity marks on the same printed board should not be more than two directions. When two directions appear, the two directions should be perpendicular to each other.

10, the surface wiring should be properly dense, when the density difference is too large should be filled with mesh copper foil, the grid is greater than 8mil (or 0.2mm);

11, the patch pad can not have through holes, so as to avoid the loss of solder paste resulting in virtual welding components. וויכטיק סיגנאַל שורה איז נישט ערלויבט צו פאָרן דורך די כאָלעל פֿיס;

12, לאַטע יונאַלאַטעראַל אַליינמאַנט, קאָנסיסטענט כאַראַקטער ריכטונג, קאָנסיסטענט פּאַקקאַגינג ריכטונג;

13. פּאָליאַר דעוויסעס זאָל זיין אנגעצייכנט אין דער זעלביקער ריכטונג ווי ווייַט ווי מעגלעך אויף דער זעלביקער ברעט.

צוויי, קאָמפּאָנענט וויירינג כּללים

1. ציען די וויירינג געגנט ין דער שטח ≤ 1 מם פון די פּקב ברעט ברעג, און ין 1 מם אַרום די מאַונטינג לאָך, און פאַרווערן וויירינג;

2. די מאַכט שורה ווי ברייט ווי מעגלעך, זאָל נישט זיין ווייניקער ווי 18 מיל; די ברייט פון דער סיגנאַל שורה זאָל נישט זיין ווייניקער ווי 12 מיל; CPU incoming and outgoing lines should not be less than 10mil (or 8mil); שורה ספּייסינג ניט ווייניקער ווי 10 מיל;

3. דער נאָרמאַל לאָך איז נישט ווייניקער ווי 30 מיל;

4. טאָפּל שורה אַרייַנלייגן: בלאָק 60 מיל, עפענונג 40 מיל;

1/4 וו קעגנשטעל: 51*55 מיל (0805 בויגן); דירעקט אַרייַנלייגן בלאָק 62 מיל, עפענונג 42 מיל;

ניט-פּאָליאַר קאַפּאַסאַטער: 51*55 מיל (0805 בויגן); דירעקט אַרייַנלייגן בלאָק 50 מיל, עפענונג 28 מיל;

5. באַמערקונג אַז מאַכט קייבאַלז און ערד קייבאַלז זאָל זיין ריידיאַל ווי ווייַט ווי מעגלעך און סיגנאַל קייבאַלז זאָל ניט זיין לופּט.

ווי צו פֿאַרבעסערן אַנטי-ינטערפיראַנס און ילעקטראָומאַגנעטיק קאַמפּאַטאַבילאַטי?

ווי צו פֿאַרבעסערן אַנטי-ינטערפיראַנס און ילעקטראָומאַגנעטיק קאַמפּאַטאַבילאַטי ווען דעוועלאָפּינג עלעקטראָניש פּראָדוקטן מיט פּראַסעסער?

1. עטלעכע פון ​​די פאלגענדע סיסטעמען זאָל באַצאָלן ספּעציעל ופמערקזאַמקייט צו אַנטי-ילעקטראָומאַגנעטיק ינטערפיראַנס:

(1) מיקראָקאָנטראָללער זייגער אָפטקייַט איז דער הויפּט הויך, ויטאָבוס ציקל איז דער הויפּט שנעל סיסטעם.

(2) די סיסטעם כּולל הויך-מאַכט, הויך-קראַנט דרייווינג קרייַז, אַזאַ ווי אָנצינדן-דזשענערייטינג רעלע, הויך-קראַנט באַשטימען, עטק.

(3) סיסטעם מיט שוואַך אַנאַלאָג סיגנאַל קרייַז און הויך פּינטלעכקייַט א/די קאַנווערזשאַן קרייַז.

2. די פאלגענדע מיטלען זענען גענומען צו פאַרגרעסערן די אַנטי-ילעקטראָומאַגנעטיק ינטערפיראַנס פיייקייט פון די סיסטעם:

(1) סעלעקטירן מיקראָקאָנטראָללער מיט נידעריק אָפטקייַט:

די מיקראָקאָנטראָללער מיט נידעריק פונדרויסנדיק זייגער אָפטקייַט קענען יפעקטיוולי רעדוצירן ראַש און פֿאַרבעסערן די אַנטי-ינטערפיראַנס פיייקייט פון די סיסטעם. קוואַדראַט כוואַליע און סינוס כוואַליע מיט דער זעלביקער אָפטקייַט, די הויך אָפטקייַט קאָמפּאָנענט פון קוואַדראַט כוואַליע איז פיל מער ווי סינוס כוואַליע. כאָטש די אַמפּליטוד פון די הויך אָפטקייַט קאָמפּאָנענט פון די קוואַדראַט כוואַליע איז קלענערער ווי די פונדאַמענטאַל כוואַליע, די העכער די אָפטקייַט, די גרינגער עס איז צו אַרויסלאָזן און ווערן אַ ראַש מקור. די מערסט ינפלוענטשאַל הויך אָפטקייַט ראַש געשאפן דורך די מיקראָקאָנטראָללער איז וועגן 3 מאָל פון די זייגער אָפטקייַט.

(2) רעדוצירן די דיסטאָרשאַן אין סיגנאַל טראַנסמיסיע

מיקראָקאָנטראָללערס זענען דער הויפּט מאַניאַפאַקטשערד דורך הויך-גיכקייַט קמאָס טעכנאָלאָגיע. Static input current signal input at about 1 ma, around ten pf in the input capacitance, high input impedance, high speed CMOS circuit outputs are fairly on load capacity, namely the considerable output value, the output end of a door through a very long lead to the high input, the input impedance reflection problem is very serious, it will cause the signal distortion, פאַרגרעסערן סיסטעם ראַש. ווען Tpd “Tr”, עס ווערט אַ טראַנסמיסיע שורה פּראָבלעם, איר מוזן באַטראַכטן סיגנאַל אָפּשפּיגלונג, ימפּידאַנס ריכטן און אַזוי אויף.

די פאַרהאַלטן צייט פון די סיגנאַל אויף די געדרוקט ברעט איז שייך צו די כאַראַקטעריסטיש ימפּידאַנס פון די פירן, דאָס איז צו דיעלעקטריק קעסיידערדיק פון די געדרוקט ברעט מאַטעריאַל. סיגנאַלז קענען זיין בעערעך קאַנסידערד צו אַרומפאָרן צווישן 1/3 און 1/2 פון די גיכקייַט פון ליכט איבער פּקב לידז. די טר (נאָרמאַל פאַרהאַלטן צייט) פון לאָגיק טעלעפאָן עלעמענטן קאַמאַנלי געוויינט אין סיסטעמען געמאכט פון מיקראָקאָנטראָללערס איז צווישן 3 און 18 נז.

אויף די געדרוקט קרייַז ברעט, דער סיגנאַל פּאַסיז דורך אַ 7 וו רעסיסטאָר און אַ 25 קם פירן, מיט אַן אָנליין פאַרהאַלטן פון בעערעך 4 צו 20 נס. That is to say, the signal on the printed line lead as short as possible, the longest should not exceed 25cm. און די נומער פון האָלעס זאָל זיין ווי קליין ווי מעגלעך, פּרעפעראַבלי ניט מער ווי 2.

ווען דער סיגנאַל העכערונג צייט איז פאַסטער ווי די סיגנאַל פאַרהאַלטן צייט, שנעל עלעקטראָניק איז געווענדט. אין דעם פונט, די ימפּידאַנס ריכטן פון די טראַנסמיסיע שורה זאָל זיין קאַנסידערד. פֿאַר סיגנאַל טראַנסמיסיע צווישן ינאַגרייטיד בלאַקס אויף אַ PRINTED קרייַז ברעט, Td Trd זאָל זיין אַוווידאַד. די גרעסערע די געדרוקט קרייַז ברעט, די פאַסטער די סיסטעם קען נישט זיין צו שנעל.