Bwrdd Cylchdaith wedi’i Argraffu Defnyddir (PCB), a elwir hefyd yn Bwrdd Cylchdaith Argraffedig (PCB), i gysylltu a gweithredu cydrannau electronig ac mae’n rhan bwysig o ddylunio Cylchdaith pŵer. Bydd yr erthygl hon yn cyflwyno rheolau sylfaenol cynllun a gwifrau PCB.

Manylwch ar reolau sylfaenol cynllun a gwifrau bwrdd PCB

Basic rules of component layout

1. According to the layout of circuit modules, the related circuit to achieve the same function is called a module, the components in the circuit module should adopt the principle of nearby concentration, and the digital circuit and analog circuit should be separated;

2. Ni ddylid gosod cydrannau, dyfeisiau a sgriwiau o fewn 3.5mm (ar gyfer M2.5) a 4mm (ar gyfer M3) o amgylch y tyllau nad ydynt yn mowntio megis tyllau lleoli a thyllau safonol o fewn 1.27mm;

3. Horizontal resistance, inductor (plug-in), electrolytic capacitor and other components under the cloth hole, so as to avoid the wave soldering hole and component shell short circuit;

4. Mae rhan allanol y gydran 5mm i ffwrdd o ymyl y plât;

5. Mae’r pellter rhwng ochr allanol y pad elfen mowntio ac ochr allanol yr elfen fewnosod gyfagos yn fwy na 2mm;

6. Ni all cydrannau cregyn metel a rhannau metel (blychau cysgodi, ac ati) gyffwrdd â chydrannau eraill, ni allant fod yn agos at y llinell argraffedig, pad, dylai’r bylchau fod yn fwy na 2mm. The size of positioning holes, fastener mounting holes, elliptic holes and other square holes in the plate is greater than 3mm from the plate side;

7. Ni ddylai elfennau gwresogi fod yn agos at wifrau ac elfennau thermol; Dylai dyfeisiau gwres uchel gael eu dosbarthu’n gyfartal;

8. Dylai’r soced bŵer gael ei threfnu o amgylch y bwrdd printiedig cyn belled ag y bo modd, a dylid trefnu terfynell weirio y soced bŵer a’r bar bws sy’n gysylltiedig ag ef ar yr un ochr. Yn benodol, peidiwch â gosod socedi pŵer a chysylltwyr weldio eraill rhwng cysylltwyr i hwyluso weldio y socedi a’r cysylltwyr hyn a dylunio a gwifrau ceblau pŵer. Dylid ystyried bylchau socedi pŵer a chysylltwyr weldio i hwyluso mewnosod a symud plygiau pŵer;

9. Cynllun cydrannau eraill:

All IC components should be aligned unilaterally, and polarity marks of polar components should be clear. Polarity marks on the same printed board should not be more than two directions. When two directions appear, the two directions should be perpendicular to each other.

10, the surface wiring should be properly dense, when the density difference is too large should be filled with mesh copper foil, the grid is greater than 8mil (or 0.2mm);

11, the patch pad can not have through holes, so as to avoid the loss of solder paste resulting in virtual welding components. Ni chaniateir i linell signal bwysig basio trwy droed y soced;

12, aliniad unochrog patsh, cyfeiriad cymeriad cyson, cyfeiriad pecynnu cyson;

13. Polar devices should be marked in the same direction as far as possible on the same board.

Dau, rheolau gwifrau cydran

1. Tynnwch lun yr ardal weirio o fewn yr ardal ≤1mm o ymyl bwrdd PCB, ac o fewn 1mm o amgylch y twll mowntio, a gwahardd gwifrau;

2. Ni ddylai’r llinell bŵer mor eang â phosibl fod yn llai na 18mil; Ni ddylai lled y llinell signal fod yn llai na 12miliwn; CPU incoming and outgoing lines should not be less than 10mil (or 8mil); Bylchau llinell heb fod yn llai na 10 milltir;

3. Nid yw’r twll arferol yn llai na 30mil;

4. Mewnosod llinell ddwbl: pad 60mil, agorfa 40mil;

Gwrthiant 1 / 4W: 51 * 55mil (dalen 0805); Pad mewnosod uniongyrchol 62mil, agorfa 42mil;

Cynhwysydd nad yw’n begynol: 51 * 55mil (taflen 0805); Pad mewnosod uniongyrchol 50mil, agorfa 28mil;

5. Sylwch y dylai ceblau pŵer a cheblau daear fod yn reiddiol cyn belled ag y bo modd, ac ni ddylid dolennu ceblau signal.

Sut i wella gallu gwrth-ymyrraeth a chydnawsedd electromagnetig?

Sut i wella gallu gwrth-ymyrraeth a chydnawsedd electromagnetig wrth ddatblygu cynhyrchion electronig gyda’r prosesydd?

1. Dylai rhai o’r systemau canlynol roi sylw arbennig i ymyrraeth gwrth-electromagnetig:

(1) mae amledd cloc microcontroller yn arbennig o uchel, mae beiciau bws yn system arbennig o gyflym.

(2) Mae’r system yn cynnwys cylched gyrru pŵer uchel, cerrynt uchel, fel ras gyfnewid cynhyrchu gwreichionen, switsh cerrynt uchel, ac ati.

(3) system gyda chylched signal analog gwan a chylched trosi A / D manwl uchel.

2. Cymerir y mesurau canlynol i gynyddu gallu ymyrraeth gwrth-electromagnetig y system:

(1) Dewiswch ficroreolydd gydag amledd isel:

Gall y microcontrolwr ag amledd cloc allanol isel leihau sŵn yn effeithiol a gwella gallu gwrth-ymyrraeth y system. Ton sgwâr a thon sin gyda’r un amledd, mae cydran amledd uchel ton sgwâr yn llawer mwy na thon sin. Er bod osgled cydran amledd uchel y don sgwâr yn llai nag un y don sylfaenol, po uchaf yw’r amledd, yr hawsaf yw allyrru a dod yn ffynhonnell sŵn. Mae’r sŵn amledd uchel mwyaf dylanwadol a gynhyrchir gan y microcontroller tua 3 gwaith amledd y cloc.

(2) Lleihau’r ystumiad wrth drosglwyddo signal

Gwneir microcontrolwyr yn bennaf gan dechnoleg CMOS cyflym. Static input current signal input at about 1 ma, around ten pf in the input capacitance, high input impedance, high speed CMOS circuit outputs are fairly on load capacity, namely the considerable output value, the output end of a door through a very long lead to the high input, the input impedance reflection problem is very serious, it will cause the signal distortion, Cynyddu sŵn system. Pan fydd Tpd “Tr”, mae’n dod yn broblem llinell drosglwyddo, rhaid iddo ystyried adlewyrchiad y signal, paru rhwystriant ac ati.

Mae amser oedi’r signal ar y bwrdd printiedig yn gysylltiedig â rhwystriant nodweddiadol y plwm, hynny yw, â chysondeb dielectrig y deunydd bwrdd printiedig. Gellir ystyried yn fras bod signalau yn teithio rhwng 1/3 ac 1/2 cyflymder y golau dros dennyn PCB. Mae’r Tr (amser oedi safonol) o elfennau ffôn rhesymeg a ddefnyddir yn aml mewn systemau sy’n cynnwys microcontrolwyr rhwng 3 a 18ns.

Ar y bwrdd cylched printiedig, mae’r signal yn mynd trwy wrthydd 7W a phlwm 25cm, gydag oedi ar-lein o oddeutu 4 i 20ns. That is to say, the signal on the printed line lead as short as possible, the longest should not exceed 25cm. A dylai nifer y tyllau fod cyn lleied â phosib, yn ddelfrydol ddim mwy na 2.

Pan fydd yr amser codi signal yn gyflymach na’r amser oedi signal, cymhwysir electroneg cyflym. Ar y pwynt hwn, dylid ystyried paru rhwystriant y llinell drosglwyddo. Ar gyfer trosglwyddo signal rhwng blociau integredig ar fwrdd cylched PRINTED, dylid osgoi Td Trd. Po fwyaf yw’r bwrdd cylched printiedig, y cyflymaf na all y system fod yn rhy gyflym.