Phân tích nguyên nhân và tác hại của biến dạng PCB và các biện pháp cải thiện

Bảng mạch in Sau khi hàn lại dễ bị tấm uốn cong vênh, nghiêm trọng thậm chí sẽ gây ra hiện tượng hàn rỗng linh kiện, tượng đài…, cách khắc phục như thế nào?

ipcb

1. Tác hại của biến dạng bảng mạch PCB

Trong dây chuyền lắp bề mặt tự động, nếu bảng mạch không nhẵn sẽ dẫn đến việc định vị không chính xác, không thể lắp linh kiện vào lỗ và đệm gắn bề mặt của bảng, thậm chí có thể làm hỏng máy lắp tự động. Bảng mạch chứa các linh kiện bị cong sau khi hàn, và các chân linh kiện rất khó cắt gọn gàng. Bo mạch không lắp được vào khung máy hay ổ cắm máy nên nhà máy lắp ráp gặp phải trường hợp nghiêng bo mạch cũng rất phiền phức. Hiện tại, công nghệ gắn kết bề mặt đang phát triển theo hướng chính xác cao, tốc độ cao và hướng thông minh, điều này đặt ra yêu cầu về độ phẳng cao hơn đối với bảng mạch PCB như là ngôi nhà của các thành phần khác nhau.

Tiêu chuẩn IPC quy định cụ thể rằng độ biến dạng tối đa cho phép là 0.75% đối với bảng mạch PCB có thiết bị gắn bề mặt và 1.5% đối với bảng mạch PCB không có thiết bị gắn bề mặt. Trên thực tế, để đáp ứng nhu cầu lắp với độ chính xác cao và tốc độ cao, một số nhà sản xuất thiết bị lắp điện tử có yêu cầu khắt khe hơn về độ biến dạng.

Bảng mạch PCB bao gồm lá đồng, nhựa, vải thủy tinh và các vật liệu khác, tất cả đều có các tính chất vật lý và hóa học khác nhau. Sau khi ép lại với nhau, chắc chắn sẽ xảy ra dư ứng suất nhiệt, dẫn đến biến dạng. Đồng thời trong quá trình xử lý PCB, thông qua nhiệt độ cao, cắt cơ học, quá trình ướt và quá trình khác, sẽ tạo ra một ảnh hưởng đáng kể đến biến dạng tấm, trong ngắn hạn có thể gây ra biến dạng PCB rất phức tạp, làm thế nào để giảm hoặc loại bỏ gây ra bởi các đặc tính vật liệu khác nhau và quá trình xử lý, sự biến dạng của các nhà sản xuất PCB là một trong những vấn đề phức tạp nhất.

2. Phân tích nguyên nhân của biến dạng

Sự biến dạng của bảng mạch PCB cần được nghiên cứu từ các khía cạnh vật liệu, cấu trúc, phân phối đồ họa, quy trình xử lý, v.v. Bài báo này sẽ phân tích và giải thích các lý do khác nhau cho các biến dạng có thể xảy ra và các phương pháp cải tiến.

Diện tích bề mặt đồng trên bảng mạch không bằng phẳng sẽ làm bảng mạch bị cong và vênh hơn.

Trên bảng mạch chung thiết kế có diện tích lá đồng lớn để nối đất, đôi khi lớp Vcc đã thiết kế diện tích lá đồng lớn, khi diện tích lá đồng lớn này không thể phân bố đều trong các bảng mạch giống nhau, sẽ gây ra nhiệt không đồng đều và tốc độ làm mát, bảng mạch, tất nhiên, cũng có thể làm nóng phôi lạnh co lại, Nếu sự giãn nở và co lại không thể đồng thời gây ra bởi các ứng suất và biến dạng khác nhau, tại thời điểm này nếu nhiệt độ của ván đã đạt đến giới hạn trên của giá trị Tg, ván sẽ bắt đầu mềm, dẫn đến biến dạng vĩnh viễn.

Các điểm kết nối (ViAs) của các lớp trên bảng hạn chế sự mở rộng và co lại của bảng

Ngày nay, bảng mạch chủ yếu là bảng đa lớp, và sẽ có các đinh tán giống như điểm kết nối (VIAS) giữa lớp và lớp, điểm kết nối được chia thành lỗ thông, lỗ mù và lỗ chôn, nơi có điểm kết nối sẽ hạn chế ảnh hưởng của sự giãn nở và co lại của tấm, cũng sẽ gián tiếp gây ra hiện tượng cong và vênh tấm.

Bản thân trọng lượng của bảng mạch có thể khiến bảng bị chảy xệ và biến dạng

Lò hàn nói chung sẽ sử dụng dây xích để truyền động cho bảng mạch trong lò hàn về phía trước, tức là khi hai bên của bảng khi điểm tựa để nâng cả bảng, nếu bảng trên các bộ phận quá cân, hoặc kích thước của ván quá lớn, vì số lượng riêng của nó và xuất hiện hiện tượng lõm ở giữa, dẫn đến uốn tấm.

Chiều sâu của V-cut và dải kết nối sẽ ảnh hưởng đến sự biến dạng của bảng điều khiển

Về cơ bản, V-cut là thủ phạm phá hủy cấu trúc phụ của ván, vì V-cut là Cắt các rãnh trên tấm lớn ban đầu nên dễ làm biến dạng chỗ cắt V.

2.1 Phân tích tác động của vật liệu ép, cấu trúc và đồ họa lên biến dạng tấm

Bảng mạch PCB được làm bằng cách ép bảng lõi, tấm bán rắn và lá đồng bên ngoài. Bảng lõi và lá đồng bị nung nóng và biến dạng trong quá trình ép. Lượng biến dạng phụ thuộc vào hệ số giãn nở nhiệt (CTE) của hai vật liệu.

Hệ số giãn nở nhiệt (CTE) của lá đồng khoảng

Z-cTe của chất nền FR-4 thông thường tại điểm Tg là.

Trên điểm TG, nó là (250-350) x10-6, và x-cTE nói chung tương tự như lá đồng do sự hiện diện của vải thủy tinh.