Este artigo céntrase no PCB os deseñadores que usan IP e que seguen empregando ferramentas de planificación e enrutamento de topoloxía para soportar IP completan rapidamente todo o deseño do PCB. Como se pode ver na Figura 1, a responsabilidade do enxeñeiro de deseño é obter a IP establecendo un pequeno número de compoñentes necesarios e planificando camiños de interconexión críticos entre eles. Unha vez que se obtén a IP, a información de IP pódese proporcionar aos deseñadores de PCB que realizan o resto do deseño.

Como poden os deseñadores de PCB usar ferramentas de planificación e cableado de topoloxía para completar rapidamente o deseño de PCB

Figura 1: os enxeñeiros de deseño obteñen IP, os deseñadores de PCB usan ademais ferramentas de planificación e cableado de topoloxía para apoiar IP, completando rapidamente todo o deseño de PCB.

En lugar de ter que pasar por un proceso de interacción e iteración entre enxeñeiros de deseño e deseñadores de PCB para obter a intención de deseño correcta, os enxeñeiros de deseño xa obteñen esta información e os resultados son bastante precisos, o que axuda moito aos deseñadores de PCB. En moitos deseños, os enxeñeiros de deseño e os deseñadores de PCB realizan deseño e cableado interactivo, o que consome un tempo valioso polos dous lados. Historicamente, a interactividade é necesaria, pero leva moito tempo e é ineficiente. O plan inicial proporcionado polo enxeñeiro de deseño pode ser só un debuxo manual sen compoñentes adecuados, ancho de bus ou pistas de saída de pin.

Mentres que os enxeñeiros que usan técnicas de planificación de topoloxía poden capturar o deseño e interconexións dalgúns compoñentes mentres os deseñadores de PCB se involucran no deseño, o deseño pode requirir o deseño doutros compoñentes, capturar outras estruturas de E / S e bus e todas as interconexións.

Os deseñadores de PCB necesitan adoptar unha planificación topolóxica e interactuar con compoñentes dispostos e sen chamar para lograr un deseño e planificación de interacción óptimos, mellorando así a eficiencia do deseño de PCB.

Despois de trazar áreas críticas e de alta densidade e obter a planificación da topoloxía, o deseño pode completarse antes da planificación da topoloxía final. Polo tanto, algúns camiños de topoloxía poden ter que traballar co deseño existente. Aínda que son de menor prioridade, aínda teñen que estar conectados. Así xerouse parte da planificación arredor da disposición dos compoñentes. Ademais, este nivel de planificación pode requirir máis detalles para dar a prioridade necesaria a outros sinais.

Planificación detallada da topoloxía

A figura 2 mostra un deseño detallado dos compoñentes despois de seren dispostos. O autobús ten 17 bits en total e teñen un fluxo de sinal bastante ben organizado.

Como poden os deseñadores de PCB usar ferramentas de planificación e cableado de topoloxía para completar rapidamente o deseño de PCB

Figura 2: as liñas de rede destes autobuses son o resultado da planificación e deseño da topoloxía cunha maior prioridade.

Para planificar este bus, os deseñadores de PCB deben considerar as barreiras existentes, as regras de deseño de capas e outras restricións importantes. Tendo en conta estas condicións, trazaron un camiño de topoloxía para o autobús como se mostra na Figura 3.

Como poden os deseñadores de PCB usar ferramentas de planificación e cableado de topoloxía para completar rapidamente o deseño de PCB

Figura 3: O autobús previsto.

Na Figura 3, o detalle “1” establece os pinos dos compoñentes na capa superior de “vermello” para o camiño topolóxico que leva dos pinos dos compoñentes ao detalle “2”. A área non encapsulada empregada para esta parte e só a primeira capa identifícase como capa de cableado. Isto parece obvio desde o punto de vista do deseño, e o algoritmo de enrutamento utilizará a ruta topolóxica coa capa superior conectada ao vermello. Non obstante, algúns obstáculos poden proporcionar ao algoritmo outras opcións de enrutamento de capas antes de encamiñar automaticamente este bus en particular.

Como o autobús está organizado en trazos axustados na primeira capa, o deseñador comeza a planificar a transición á terceira capa no detalle 3, tendo en conta a distancia que percorre o autobús a través de todo o PCB. Teña en conta que este camiño topolóxico da terceira capa é máis ancho que a capa superior debido ao espazo adicional necesario para acomodar a impedancia. Ademais, o deseño especifica a localización exacta (17 buracos) para a conversión de capa.

Como o camiño topolóxico segue a porción do centro dereito da Figura 3 para detallar “4”, hai que trazar moitas unións en forma de T dun bit a partir das conexións do camiño topolóxico e pinos de compoñentes individuais. A elección do deseñador de PCB é manter a maior parte do fluxo de conexión na capa 3 e a outras capas para conectar os pinos dos compoñentes. Así, debuxaron unha área de topoloxía para indicar a conexión do paquete principal á capa 4 (rosa), e fixeron que estes contactos en forma de T dun só bit conectásense á capa 2 e logo conectásense aos pinos do dispositivo usando outros buratos pasantes.

Os camiños topolóxicos continúan no nivel 3 para detallar “5” para conectar dispositivos activos. Estas conexións son entón conectadas desde os pinos activos a unha resistencia desplegable debaixo do dispositivo activo. O deseñador usa outra área de topoloxía para regular as conexións da capa 3 á capa 1, onde os pinos dos compoñentes están divididos en dispositivos activos e resistencias desplegables.

Este nivel de planificación detallada tardou uns 30 segundos en completarse. Unha vez capturado este plan, é posible que o deseñador de PCB desexe encamiñar ou crear máis plans de topoloxía e completar todos os plans de topoloxía cun encamiñamento automático. Menos de 10 segundos desde a finalización da planificación ata os resultados do cableado automático. A velocidade realmente non importa e, de feito, é unha perda de tempo se se ignoran as intencións do deseñador e a calidade do cableado automático é baixa. Os seguintes diagramas mostran os resultados do cableado automático.

Enrutamento de topoloxía

Comezando pola parte superior esquerda, todos os fíos dos pinos dos compoñentes están situados na capa 1, tal e como o expresou o deseñador, e comprímense nunha estrutura de bus axustada, como se mostra nos detalles “1” e “2” da figura 4. A transición entre o nivel 1 e o nivel 3 ten lugar en detalle “3” e toma a forma dun burato pasante que consume moito espazo. Unha vez máis, tense en conta o factor de impedancia, polo que as liñas son máis anchas e máis espaciadas, como representa o camiño de ancho real.

Como poden os deseñadores de PCB usar ferramentas de planificación e cableado de topoloxía para completar rapidamente o deseño de PCB

Figura 4: Resultados do enrutamento coas topoloxías 1 e 3.

Como se mostra en detalle “4” na Figura 5, a ruta da topoloxía faise máis grande debido á necesidade de empregar buratos para acomodar unións de tipo T dun só bit. Aquí o plan reflicte de novo a intención do deseñador para estes puntos de intercambio de tipo T de bit único, cableado da capa 3 á capa 4. Ademais, o rastro da terceira capa é moi axustado, aínda que se expande un pouco no burato de inserción, logo volve collerse despois de pasar o burato.

Como poden os deseñadores de PCB usar ferramentas de planificación e cableado de topoloxía para completar rapidamente o deseño de PCB

Figura 5: resultado do enrutamento coa topoloxía do detalle 4.

A figura 6 mostra o resultado do cableado automático no detalle “5”. As conexións de dispositivos activas na capa 3 requiren conversión á capa 1. Os buratos pasantes están dispostos perfectamente por riba dos pasadores dos compoñentes e o fío da capa 1 está conectado primeiro ao compoñente activo e despois á resistencia desplegable da capa 1.

Como poden os deseñadores de PCB usar ferramentas de planificación e cableado de topoloxía para completar rapidamente o deseño de PCB

Figura 6: o resultado do enrutamento coa topoloxía de detalle 5.

A conclusión do exemplo anterior é que os 17 bits están detallados en catro tipos de dispositivos diferentes, que representan a intención do deseñador para a dirección da capa e do camiño, que poden ser capturados nuns 30 segundos. Entón pódese realizar cableado automático de alta calidade, o tempo necesario é de aproximadamente 10 segundos.

Ao aumentar o nivel de abstracción desde o cableado ata a planificación da topoloxía, o tempo total de interconexión redúcese moito e os deseñadores teñen unha comprensión moi clara da densidade e do potencial para completar o deseño antes de que comece a interconexión, como por que manter o cableado neste punto en o deseño? Por que non seguir adiante coa planificación e engadir cableado na parte traseira? Cando se planificará a topoloxía completa? Se se considera o exemplo anterior, a abstracción dun plan pode usarse con outro plan en lugar de con 17 redes separadas con moitos segmentos de liña e moitos buratos en cada rede, un concepto que é particularmente importante cando se considera unha orde de cambio de enxeñaría (ECO) .

Orde de cambio de enxeñaría (ECO)

No seguinte exemplo, a saída de pin FPGA está incompleta. Os enxeñeiros de deseño informaron aos deseñadores de PCB deste feito, pero por motivos de axenda, precisan avanzar o deseño na medida do posible antes de completar a saída do pin FPGA.

No caso de saída de pin coñecida, o deseñador de PCB comeza a planificar o espazo FPGA e, ao mesmo tempo, o deseñador debería considerar as conexións doutros dispositivos a FPGA. O IO estaba planeado para estar no lado dereito do FPGA, pero agora está no lado esquerdo do FPGA, facendo que a saída do pin sexa completamente diferente ao plan orixinal. Debido a que os deseñadores traballan cun maior nivel de abstracción, poden acomodar estes cambios eliminando a sobrecarga de mover todo o cableado ao redor do FPGA e substituíndoo por modificacións do camiño da topoloxía.

Non obstante, non son só as FPGas as que se ven afectadas; Estas novas saídas de pin tamén afectan ás pistas que saen dos dispositivos relacionados. O final do camiño tamén se move para acomodar o camiño de entrada de chumbo encapsulado plano; En caso contrario, os cables de par trenzado torceranse, malgastando un espazo valioso no PCB de alta densidade. A torsión destes bits require espazo adicional para o cableado e as perforacións, que poden non cumprirse ao final da fase de deseño. Se o calendario fose axustado, sería imposible facer estes axustes en todas estas rutas. A cuestión é que a planificación da topoloxía proporciona un maior nivel de abstracción, polo que a implementación destes ECO é moito máis sinxela.

O algoritmo de enrutamento automático que segue a intención do deseñador establece unha prioridade de calidade sobre unha prioridade de cantidade. Se se identifica un problema de calidade, é moi correcto deixar fallar a conexión en lugar de producir un cableado de baixa calidade, por dúas razóns. En primeiro lugar, é máis fácil conectar unha conexión errada que limpar este cableado con malos resultados e outras operacións de cableado que automaticen o cableado. En segundo lugar, lévase a cabo a intención do deseñador e déixase ao deseñador determinar a calidade da conexión. Non obstante, estas ideas só son útiles se as conexións do cableado fallido son relativamente sinxelas e localizadas.

Un bo exemplo é a incapacidade dun cableado para conseguir conexións planificadas ao 100%. En vez de sacrificar a calidade, permita que falla algunha planificación, deixando atrás algúns cables sen conexión. Todos os fíos son encamiñados pola planificación da topoloxía, pero non todos conducen a pinos de compoñentes. Isto garante que haxa espazo para conexións fallidas e proporciona unha conexión relativamente sinxela.

Resumo deste artigo

A planificación da topoloxía é unha ferramenta que funciona cun proceso de deseño de PCB dixitalizado e é facilmente accesible para os enxeñeiros de deseño, pero tamén ten capacidades específicas de fluxo espacial, de capa e de conexión para consideracións de planificación complexas. Os deseñadores de PCB poden empregar a ferramenta de planificación de topoloxía ao comezo do deseño ou despois de que o enxeñeiro de deseño obteña a súa IP, dependendo de quen estea a usar esta ferramenta flexible para axustarse mellor ao seu contorno de deseño.

Os cables de topoloxía simplemente seguen o plan ou a intención do deseñador de proporcionar resultados de cableado de alta calidade. A planificación da topoloxía, cando se enfronta a ECO, é moito máis rápido de operar que as conexións separadas, permitindo así ao cableado de topoloxía adoptar ECO máis rápido, proporcionando resultados rápidos e precisos.