Tulisan ieu fokus kana PCB désainer nganggo IP, sareng saterasna nganggo perencanaan topologi sareng pakakas rut ​​kanggo ngadukung IP, gancang ngalengkepan desain PCB sadayana. Sakumaha anjeun tiasa tingali tina Gambar 1, tanggung jawab insinyur desain nyaéta pikeun kéngingkeun IP ku ngabéréskeun sajumlah alit komponén anu diperyogikeun sareng ngarencanakeun jalur sambungan anu kritis di antawisna. Sakali IP diala, inpormasi IP tiasa disayogikeun ka désainer PCB anu ngalakukeun sésana desain.

Kumaha désainer PCB nganggo perencanaan topologi sareng alat-alat kabel pikeun gancang ngararancang PCB

Gambar 1: Insinyur desain kéngingkeun IP, désainer PCB langkung seueur nganggo perencanaan topologi sareng alat-alat kabel pikeun ngadukung IP, gancang ngalengkepan sakabéh desain PCB.

Daripada kedah ngaliwat prosés interaksi sareng pangulangan antara insinyur desain sareng désainer PCB pikeun kéngingkeun maksud desain anu leres, insinyur desain parantos nampi inpormasi ieu sareng hasilna lumayan akurat, anu ngabantuan seueur désainer PCB. Dina seueur desain, insinyur desain sareng désainer PCB ngalakukeun perenah interaktif sareng kabel, anu nyéépkeun waktos anu berharga dina dua sisi. Dina sajarahna, interaktivitas diperyogikeun, tapi nyéépkeun waktos sareng teu épisién. Rencana awal anu disayogikeun ku insinyur desain tiasa ngan saukur gambar manual tanpa komponén anu leres, lébar beus, atanapi sinyal kaluaran pin.

Sedengkeun insinyur anu ngagunakeun téknik perencanaan topologi tiasa néwak tata perenah sareng hubungan sababaraha komponén nalika désainer PCB janten aub dina desain, desain panginten meryogikeun tata ruang komponén anu sanés, néwak struktur IO sareng beus anu sanés, sareng sadaya hubungan.

Désainer PCB kedah ngadopsi perencanaan topologi sareng berinteraksi sareng komponen-komponen anu ditata sareng teu dibéréskeun pikeun ngahontal perenah optimal sareng perencanaan interaksi, sahingga ningkatkeun efisiensi desain PCB.

Saatos daérah kritis sareng kapadetan tinggi dilebetkeun sareng perencanaan topologi diala, tata perenah tiasa réngsé sateuacan perencanaan topologi akhir. Kusabab kitu, sababaraha jalur topologi panginten kedah dianggo sareng tata perenah anu aya. Sanaos aranjeunna gaduh prioritas anu langkung handap, aranjeunna tetep kedah nyambung. Maka sabagian tina perencanaan dihasilkeun sakitar tata letak komponén. Salaku tambahan, tingkat perencanaan ieu tiasa meryogikeun langkung rinci pikeun masihan prioritas anu diperyogikeun pikeun sinyal anu sanés.

Perencanaan topologi lengkep

Gambar 2 nunjukkeun perenah detil komponén saatos aranjeunna ditata. Beus na gaduh 17 bit total, sareng aranjeunna ngagaduhan aliran sinyal anu cukup teratur.

Kumaha désainer PCB nganggo perencanaan topologi sareng alat-alat kabel pikeun gancang ngararancang PCB

Gambar 2: Jalur jaringan pikeun beus ieu mangrupikeun hasil tina perencanaan topologi sareng perenah kalayan prioritas anu langkung luhur.

Pikeun ngarencanakeun beus ieu, désainer PCB kedah nimbangkeun halangan anu aya, aturan desain lapisan, sareng kendala penting anu sanés. Kalayan kaayaan ieu dina pikiran, aranjeunna dipetakeun jalur topologi pikeun beus sapertos anu dipidangkeun dina Gambar 3.

Kumaha désainer PCB nganggo perencanaan topologi sareng alat-alat kabel pikeun gancang ngararancang PCB

Gambar 3: Beus anu direncanakeun.

Dina Gambar 3, detil “1” ngaluarkeun pin komponén dina lapisan luhur “beureum” kanggo jalur topologis anu ngarah tina pin komponén kana detil “2”. Wewengkon anu henteu kaapsulkeun anu dianggo pikeun bagian ieu, sareng ngan ukur lapisan anu munggaran anu diidentifikasi minangka lapisan cabling. Ieu sigana atra tina sudut pandang desain, sareng algoritma perutean bakal nganggo jalur topologis kalayan lapisan luhurna sambung kana beureum. Nanging, sababaraha halangan tiasa nyayogikeun algoritma sareng pilihan lapisan sanés sanés sateuacan otomatis ngalirkeun beus khusus ieu.

Nalika beus diatur kana tilas anu ketat dina lapisan anu munggaran, desainer mimiti ngarencanakeun transisi ka lapisan katilu kalayan jéntré 3, ngemutan jarak perjalanan beus ngalangkungan PCB lengkep. Catet yén jalur topologis ieu dina lapisan katilu langkung ageung tibatan lapisan luhur kusabab rohangan anu diperyogikeun pikeun nampung impedansi. Salaku tambahan, desain nunjukkeun lokasi pasti (17 liang) pikeun konvérsi lapisan.

Kusabab jalur topologis nuturkeun bagéan tengah-katuhu Gambar 3 pikeun ngajentrekeun “4”, seueur simpang ngawangun T-bit anu kedah dicandak tina sambungan jalur topologis sareng pin komponén masing-masing. Pilihan desainer PCB nyaéta ngajaga kalolobaan aliran sambungan dina lapisan 3 sareng ka lapisan sanés pikeun nyambungkeun pin komponén. Janten aranjeunna ngagambar area topologi pikeun nunjukkeun sambungan tina bundel utama kana lapisan 4 (pink), sareng ngagaduhan kontak bentuk T-bit ieu nyambung kana lapisan 2 teras nyambungkeun kana pin alat nganggo liang liwat anu sanés.

Jalur topologis dituluykeun di tingkat 3 pikeun detil “5” pikeun nyambungkeun alat aktip. Konéksi ieu teras nyambung tina pin aktip kana résistor tarik-handap di handapeun alat aktip. Désainer nganggo daérah topologi sanés pikeun ngatur sambungan ti lapisan 3 dugi ka lapisan 1, dimana pin komponén dibagi kana alat aktip sareng résistor tarik-turun.

Tingkat perencanaan detil ieu sakitar 30 detik kanggo réngsé. Sakali rencana ieu direbut, desainer PCB panginten hoyong langsung rute atanapi nyiptakeun rencana topologi salajengna, teras ngarengsekeun sadaya rencana topologi kalayan perutehan otomatis. Kurang ti 10 detik ti parantosan perencanaan kana hasil kabel otomatis. Laju teu pati penting, da kanyataanna éta nyéépkeun waktos upami niat desainer teu dipaliré sareng kualitas kabel otomatis na goréng. Diagram ieu nunjukkeun hasil kabel otomatis.

Topology Routing

Dimimitian di kénca luhur, sadaya kabel tina pin komponén aya dina lapisan 1, sakumaha anu ditepikeun ku desainer, sareng dikomprés kana struktur beus anu ketat, sapertos anu ditingalikeun dina Detil “1” sareng “2” dina Gambar 4. Transisi antara tingkat 1 sareng tingkat 3 lumangsung sacara rinci “3” sareng bentukna liang anu ngaliwat pisan rohangan. Deui, faktor impedansi diperhatoskeun, janten garisna langkung lega sareng langkung jarak, sapertos diwakilan ku jalur lébar anu sabenerna.

Kumaha désainer PCB nganggo perencanaan topologi sareng alat-alat kabel pikeun gancang ngararancang PCB

Gambar 4: Hasil tina rute sareng topologi 1 sareng 3.

Sakumaha dituduhkeun sacara rinci “4” dina Gambar 5, jalur topologi janten langkung ageung kusabab kedah nganggo liang pikeun nampung simpangan tipe T-bit. Di dieu rencana éta deui nunjukkeun maksud desainer pikeun titik pertukaran T-tipe tunggal ieu, kabel tina lapisan 3 dugi ka lapisan 4. Salaku tambahan, tilas dina lapisan katilu ketat pisan, sanaos ngagedéan sakedik dina liang sisipan, teu lami deui kenceng deui saatos ngalangkungan liang.

Kumaha désainer PCB nganggo perencanaan topologi sareng alat-alat kabel pikeun gancang ngararancang PCB

Gambar 5: Hasil tina pangarahan kalayan detil 4 topologi.

Gambar 6 nunjukkeun hasil kabel otomatis dina detil “5”. Sambungan alat aktip dina lapisan 3 peryogi konversi kana lapisan 1. Lubang-liang disusun rapih di luhur pin komponén, sareng lapisan 1 kawat disambungkeun kana komponén aktif heula sareng teras résistor 1 tarik-turun.

Kumaha désainer PCB nganggo perencanaan topologi sareng alat-alat kabel pikeun gancang ngararancang PCB

Gambar 6: Hasil tina rute sareng detil 5 topologi.

Kacindekan tina conto di luhur nyaéta yén 17 bit dirinci kana opat jinis alat anu béda, ngagambarkeun tujuan desainer pikeun lapisan sareng arah jalur, anu tiasa ditangkep sakitar 30 detik. Teras kabel otomatis kualitas luhur tiasa dilaksanakeun, waktos anu diperyogikeun sakitar 10 detik.

Ku naékkeun tingkat abstraksi tina kabel kana perencanaan topologi, total waktos sambung pisan dikirangan, sareng désainer gaduh pamahaman anu jelas pisan ngeunaan kapadetan sareng poténsi pikeun ngarengsekeun desain sateuacan interkonéksi dimimitian, sapertos naha tetep kabel dina titik ieu dina rarancangna? Naha henteu teraskeun sareng perencanaan sareng nambihan kabel di tukang? Iraha topologi lengkep bakal direncanakeun? Upami conto di luhur dianggap, abstraksi hiji rencana tiasa dianggo sareng rencana sanés tibatan sareng 17 jaringan anu misah anu seueur bagéan garis sareng seueur liang dina unggal jaringan, konsép anu penting pisan nalika ngémutan Téknik Parobihan Téknik (ECO) .

Tatanan Parobihan Téknik (ECO)

Dina conto ieu, kaluaran pin FPGA henteu lengkep. Insinyur desain parantos ngawartosan désainer PCB ngeunaan kanyataan ieu, tapi kusabab alesan jadwal, aranjeunna kedah mayunan desain sajauh mungkin sateuacan kaluaran pin FPGA réngsé.

Dina hal kaluaran pin anu dikenal, desainer PCB mimiti ngarencanakeun rohangan FPGA, sareng dina waktos anu sami, desainer kedah ngémutan kalungguhan tina alat sanés ka FPGA. IO direncanakeun janten di sisi katuhu FPGA, tapi ayeuna aya di beulah kénca FPGA, nyababkeun kaluaran pin janten bénten pisan sareng rencana aslina. Kusabab désainer damel dina tingkat abstraksi anu langkung luhur, aranjeunna tiasa nampung parobihan ieu ku ngaleungitkeun overhead mindahkeun sadaya kabel di sakitar FPGA sareng ngagentoskeun ku modifikasi jalur topologi.

Nanging, sanés ngan ukur FPGas anu kapangaruhan; Kaluaran pin anyar ieu ogé mangaruhan lead anu kaluar tina alat anu aya hubunganana. Tungtung jalur ogé ngalir dina urutan pikeun nampung jalur éntri kalungguhan datar-encapsulated; Upami teu kitu, kabel pasangan dipintal bakal dipulas, nyéépkeun rohangan anu berharga dina PCB kapadetan tinggi. Twisting pikeun bit ieu meryogikeun rohangan tambahan pikeun sambungan kabel sareng perforasi, anu panginten henteu tiasa dipendakan dina akhir tahap desain. Upami jadwalna sempit, moal mungkin pikeun nyaluyukeun sapertos rute ieu. Intina nyaéta yén perencanaan topologi nyayogikeun tingkat abstraksi anu langkung luhur, janten ngalaksanakeun ECOs ieu langkung gampang.

Algoritma routing otomatis anu nuturkeun hajat desainer netepkeun prioritas kualitas tibatan prioritas kuantitas. Upami masalah kualitas diidentifikasi, lumayan leres pikeun ngantepkeun konéksi gagal tibatan ngahasilkeun kabel kualitas goréng, kusabab dua alesan. Mimiti, langkung gampang pikeun nyambungkeun konéksi anu gagal tibatan ngabersihan kabel ieu ku hasil anu goréng sareng operasi kabel anu sanés anu ngajadikeun otomatis kabel. Kadua, tujuan desainer dilaksanakeun sareng désainer na tinggal ditangtoskeun pikeun mastikeun kualitas sambunganna. Nanging, ideu-ideu ieu ngan ukur aya gunana upami sambungan kabel anu gagal relatif saderhana sareng dilokalisasi.

Conto anu saé nyaéta henteu mampuh cabler pikeun ngahontal 100% sambungan anu direncanakeun. Daripada ngorbankeun kualitas, nyanggakeun sababaraha perencanaan gagal, nyésakeun sababaraha kabel anu teu nyambung. Sadaya kabel dialihkeun ku perencanaan topologi, tapi henteu sadayana ngarah kana pin komponén. Ieu mastikeun yén aya rohangan pikeun sambungan anu gagal sareng nyayogikeun sambungan anu gampang.

Ringkesan tulisan ieu

Perencanaan topologi mangrupikeun alat anu dianggo kalayan prosés desain PCB anu disinyalir digital sareng gampang diakses pikeun insinyur desain, tapi ogé ngagaduhan spatial, lapisan, sareng kamampuan aliran sambungan khusus pikeun pertimbangan perencanaan anu rumit. Désainer PCB tiasa nganggo alat perencanaan topologi dina awal desain atanapi saatos insinyur desain nampi IP na, gumantung kana saha anu ngagunakeun alat fleksibel ieu pikeun cocog sareng lingkungan desainna.

Topologi cablers ngan saukur nuturkeun rencana desainer atanapi hajat nyayogikeun hasil cabling kualitas luhur. Perencanaan topologi, nalika nyanghareupan ECO, langkung gancang pikeun dioperasikeun tibatan sambungan anu misah, sahingga ngamungkinkeun para topologi cabler ngadopsi ECO langkung gancang, nyayogikeun hasil anu gancang sareng akurat.