Bài báo này tập trung vào PCB các nhà thiết kế sử dụng IP và tiếp tục sử dụng các công cụ định tuyến và lập kế hoạch cấu trúc liên kết để hỗ trợ IP, nhanh chóng hoàn thành toàn bộ thiết kế PCB. Như bạn có thể thấy từ Hình 1, trách nhiệm của kỹ sư thiết kế là có được IP bằng cách bố trí một số lượng nhỏ các thành phần cần thiết và lập kế hoạch các đường kết nối quan trọng giữa chúng. Sau khi có được IP, thông tin IP có thể được cung cấp cho các nhà thiết kế PCB, những người thực hiện phần còn lại của thiết kế.

Làm thế nào các nhà thiết kế PCB có thể sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để nhanh chóng hoàn thành thiết kế PCB

Hình 1: Các kỹ sư thiết kế lấy IP, các nhà thiết kế PCB tiếp tục sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để hỗ trợ IP, nhanh chóng hoàn thành toàn bộ thiết kế PCB.

Thay vì phải trải qua một quá trình tương tác và lặp đi lặp lại giữa các kỹ sư thiết kế và nhà thiết kế PCB để có được ý định thiết kế chính xác, các kỹ sư thiết kế đã có được thông tin này và kết quả khá chính xác, điều này giúp ích cho các nhà thiết kế PCB rất nhiều. Trong nhiều thiết kế, các kỹ sư thiết kế và nhà thiết kế PCB thực hiện bố trí và đấu dây tương tác, điều này tiêu tốn thời gian quý báu của cả hai bên. Về mặt lịch sử, tương tác là cần thiết, nhưng tốn thời gian và không hiệu quả. Kế hoạch ban đầu do kỹ sư thiết kế cung cấp có thể chỉ là một bản vẽ thủ công mà không có các thành phần, chiều rộng bus hoặc tín hiệu đầu ra chân thích hợp.

Trong khi các kỹ sư sử dụng kỹ thuật lập kế hoạch cấu trúc liên kết có thể nắm bắt được cách bố trí và kết nối của một số thành phần khi các nhà thiết kế PCB tham gia vào thiết kế, thiết kế có thể yêu cầu bố trí của các thành phần khác, nắm bắt các cấu trúc IO và bus khác và tất cả các kết nối với nhau.

Các nhà thiết kế PCB cần áp dụng quy hoạch cấu trúc liên kết và tương tác với các thành phần được bố trí và không được trang bị để đạt được quy hoạch bố trí và tương tác tối ưu, do đó cải thiện hiệu quả thiết kế PCB.

Sau khi các khu vực quan trọng và mật độ cao được bố trí và quy hoạch cấu trúc liên kết, bố trí có thể được hoàn thành trước khi lập kế hoạch cấu trúc liên kết cuối cùng. Do đó, một số đường dẫn cấu trúc liên kết có thể phải làm việc với bố cục hiện có. Mặc dù chúng có mức độ ưu tiên thấp hơn, chúng vẫn cần được kết nối. Do đó, một phần của kế hoạch đã được tạo ra xung quanh cách bố trí của các thành phần. Ngoài ra, mức độ lập kế hoạch này có thể yêu cầu chi tiết hơn để dành ưu tiên cần thiết cho các tín hiệu khác.

Lập kế hoạch cấu trúc liên kết chi tiết

Hình 2 cho thấy bố trí chi tiết của các thành phần sau khi chúng được bố trí. Xe buýt có tổng cộng 17 bit và chúng có luồng tín hiệu được tổ chức khá tốt.

Làm thế nào các nhà thiết kế PCB có thể sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để nhanh chóng hoàn thành thiết kế PCB

Hình 2: Các đường mạng cho các bus này là kết quả của việc lập kế hoạch và bố trí cấu trúc liên kết với mức độ ưu tiên cao hơn.

Để lập kế hoạch cho xe buýt này, các nhà thiết kế PCB cần xem xét các rào cản hiện có, các quy tắc thiết kế lớp và các ràng buộc quan trọng khác. Với những điều kiện này, họ đã vạch ra một đường dẫn cấu trúc liên kết cho bus như thể hiện trong Hình 3.

Làm thế nào các nhà thiết kế PCB có thể sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để nhanh chóng hoàn thành thiết kế PCB

Hình 3: Xe buýt dự kiến.

Trong Hình 3, chi tiết “1” đưa ra các chân linh kiện trên lớp trên cùng của “màu đỏ” cho đường tôpô dẫn từ các chân linh kiện đến chi tiết “2”. Khu vực không được đóng gói được sử dụng cho phần này và chỉ lớp đầu tiên được xác định là lớp cáp. Điều này có vẻ hiển nhiên theo quan điểm thiết kế và thuật toán định tuyến sẽ sử dụng đường dẫn cấu trúc liên kết với lớp trên cùng được kết nối với màu đỏ. Tuy nhiên, một số trở ngại có thể cung cấp cho thuật toán các tùy chọn định tuyến lớp khác trước khi tự động định tuyến xe buýt cụ thể này.

Khi xe buýt được tổ chức thành các dấu vết chặt chẽ ở lớp đầu tiên, nhà thiết kế bắt đầu lập kế hoạch chuyển đổi sang lớp thứ ba tại chi tiết 3, có tính đến khoảng cách mà xe buýt di chuyển trên toàn bộ PCB. Lưu ý rằng đường tôpô này trên lớp thứ ba rộng hơn lớp trên cùng vì cần có thêm không gian để chứa trở kháng. Ngoài ra, thiết kế chỉ định vị trí chính xác (17 lỗ) để chuyển đổi lớp.

Khi đường tôpô đi theo phần chính giữa bên phải của Hình 3 đến chi tiết “4”, nhiều điểm nối hình chữ T đơn bit cần được vẽ từ các kết nối đường tôpô và các chân thành phần riêng lẻ. Lựa chọn của nhà thiết kế PCB là giữ phần lớn luồng kết nối trên lớp 3 và thông qua các lớp khác để kết nối các chân linh kiện. Vì vậy, họ đã vẽ một vùng cấu trúc liên kết để chỉ ra kết nối từ gói chính đến lớp 4 (màu hồng) và để các tiếp điểm hình chữ T đơn bit này kết nối với lớp 2 và sau đó kết nối với các chân thiết bị bằng các lỗ thông khác.

Các đường dẫn topo tiếp tục ở cấp độ 3 đến chi tiết “5” để kết nối các thiết bị đang hoạt động. Các kết nối này sau đó được kết nối từ các chân hoạt động đến một điện trở kéo xuống bên dưới thiết bị hoạt động. Nhà thiết kế sử dụng một khu vực cấu trúc liên kết khác để điều chỉnh các kết nối từ lớp 3 đến lớp 1, nơi các chân linh kiện được chia thành các thiết bị hoạt động và các điện trở kéo xuống.

Mức độ lập kế hoạch chi tiết này mất khoảng 30 giây để hoàn thành. Khi kế hoạch này được nắm bắt, nhà thiết kế PCB có thể muốn định tuyến ngay lập tức hoặc tạo các kế hoạch cấu trúc liên kết tiếp theo, và sau đó hoàn thành tất cả các kế hoạch cấu trúc liên kết với định tuyến tự động. Chưa đầy 10 giây kể từ khi hoàn thành kế hoạch đến khi có kết quả lên dây tự động. Tốc độ không thực sự quan trọng, và thực tế là lãng phí thời gian nếu bỏ qua ý định của nhà thiết kế và chất lượng hệ thống dây điện tự động kém. Các sơ đồ sau đây cho thấy kết quả của quá trình nối dây tự động.

Định tuyến cấu trúc liên kết

Bắt đầu từ trên cùng bên trái, tất cả các dây từ các chân linh kiện đều nằm trên lớp 1, như được trình bày bởi nhà thiết kế, và được nén thành một cấu trúc bus chặt chẽ, như được thể hiện trong Chi tiết “1” và “2” trong Hình 4. Quá trình chuyển đổi giữa cấp độ 1 và cấp độ 3 diễn ra chi tiết “3” và có dạng một lỗ xuyên qua rất tốn không gian. Một lần nữa, yếu tố trở kháng được tính đến, do đó, các đường rộng hơn và có khoảng cách hơn, được thể hiện bằng đường dẫn chiều rộng thực tế.

Làm thế nào các nhà thiết kế PCB có thể sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để nhanh chóng hoàn thành thiết kế PCB

Hình 4: Kết quả định tuyến với cấu trúc liên kết 1 và 3.

Như thể hiện chi tiết “4” trong Hình 5, đường dẫn cấu trúc liên kết trở nên lớn hơn do nhu cầu sử dụng các lỗ để chứa các mối nối kiểu T-bit đơn. Ở đây, kế hoạch một lần nữa phản ánh ý định của nhà thiết kế đối với các điểm trao đổi loại T bit đơn này, đi dây từ lớp 3 đến lớp 4. Ngoài ra, dấu vết trên lớp thứ ba rất chặt chẽ, mặc dù nó mở rộng một chút ở lỗ chèn, nhưng nó sẽ nhanh chóng thắt chặt trở lại sau khi đi qua lỗ.

Làm thế nào các nhà thiết kế PCB có thể sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để nhanh chóng hoàn thành thiết kế PCB

Hình 5: Kết quả định tuyến với cấu trúc liên kết chi tiết 4.

Hình 6 cho thấy kết quả của việc đấu dây tự động ở chi tiết “5”. Các kết nối thiết bị đang hoạt động ở lớp 3 yêu cầu chuyển đổi sang lớp 1. Các lỗ thông được sắp xếp gọn gàng phía trên các chân linh kiện, và dây lớp 1 được kết nối với thành phần tích cực trước rồi đến điện trở kéo xuống lớp 1.

Làm thế nào các nhà thiết kế PCB có thể sử dụng các công cụ lập kế hoạch cấu trúc liên kết và đi dây để nhanh chóng hoàn thành thiết kế PCB

Hình 6: Kết quả của việc định tuyến với cấu trúc liên kết chi tiết 5.

Kết luận của ví dụ trên là 17 bit được chi tiết hóa thành bốn loại thiết bị khác nhau, đại diện cho ý định của nhà thiết kế đối với hướng lớp và đường dẫn, có thể được ghi lại trong khoảng 30 giây. Khi đó có thể tiến hành đấu dây tự động chất lượng cao, thời gian yêu cầu khoảng 10 giây.

Bằng cách nâng cao mức độ trừu tượng từ việc đi dây đến lập kế hoạch cấu trúc liên kết, tổng thời gian kết nối được giảm đáng kể và các nhà thiết kế có hiểu biết thực sự rõ ràng về mật độ và tiềm năng hoàn thành thiết kế trước khi kết nối bắt đầu, chẳng hạn như tại sao tiếp tục nối dây tại thời điểm này trong thiết kế? Tại sao không tiếp tục với kế hoạch và thêm hệ thống dây điện ở phía sau? Khi nào cấu trúc liên kết đầy đủ sẽ được lên kế hoạch? Nếu ví dụ trên được xem xét, bản tóm tắt của một kế hoạch có thể được sử dụng với một kế hoạch khác thay vì với 17 mạng riêng biệt với nhiều đoạn đường và nhiều lỗ hổng trong mỗi mạng, một khái niệm đặc biệt quan trọng khi xem xét Lệnh thay đổi kỹ thuật (ECO) .

Thứ tự thay đổi kỹ thuật (ECO)

Trong ví dụ sau, đầu ra chân FPGA không đầy đủ. Các kỹ sư thiết kế đã thông báo cho các nhà thiết kế PCB về thực tế này, nhưng vì lý do lịch trình, họ cần tiến hành thiết kế càng xa càng tốt trước khi đầu ra chân FPGA hoàn tất.

Trong trường hợp đầu ra chân đã biết, nhà thiết kế PCB bắt đầu lập kế hoạch cho không gian FPGA và đồng thời, nhà thiết kế nên xem xét các đầu dẫn từ các thiết bị khác đến FPGA. IO đã được lên kế hoạch ở bên phải của FPGA, nhưng bây giờ nó ở bên trái của FPGA, khiến đầu ra chân hoàn toàn khác với kế hoạch ban đầu. Bởi vì các nhà thiết kế làm việc ở mức độ trừu tượng cao hơn, họ có thể đáp ứng những thay đổi này bằng cách loại bỏ chi phí di chuyển tất cả hệ thống dây điện xung quanh FPGA và thay thế nó bằng các sửa đổi đường dẫn cấu trúc liên kết.

Tuy nhiên, không chỉ FPGas bị ảnh hưởng; Các đầu ra chân mới này cũng ảnh hưởng đến các dây dẫn ra khỏi các thiết bị liên quan. Phần cuối của đường dẫn cũng di chuyển để phù hợp với đường vào dẫn được đóng gói phẳng; Nếu không, các cáp xoắn đôi sẽ bị xoắn, làm lãng phí không gian có giá trị trên PCB mật độ cao. Việc xoắn các bit này cần thêm không gian để đi dây và đục lỗ, điều này có thể không được đáp ứng vào cuối giai đoạn thiết kế. Nếu lịch trình đã chặt chẽ, sẽ không thể thực hiện điều chỉnh đối với tất cả các tuyến đường này. Vấn đề là việc lập kế hoạch cấu trúc liên kết cung cấp mức độ trừu tượng cao hơn, vì vậy việc triển khai các ECO này dễ dàng hơn nhiều.

Thuật toán định tuyến tự động tuân theo ý định của nhà thiết kế đặt ưu tiên chất lượng hơn ưu tiên số lượng. Nếu một vấn đề về chất lượng được xác định, việc để kết nối bị lỗi là hoàn toàn đúng đắn hơn là tạo ra một hệ thống dây kém chất lượng, vì hai lý do. Đầu tiên, việc kết nối kết nối bị lỗi sẽ dễ dàng hơn là làm sạch hệ thống dây dẫn này với kết quả không tốt và các hoạt động đấu dây khác tự động hóa hệ thống dây điện. Thứ hai, ý định của nhà thiết kế được thực hiện và nhà thiết kế còn lại để xác định chất lượng của kết nối. Tuy nhiên, những ý tưởng này chỉ hữu ích nếu các kết nối của hệ thống dây điện bị lỗi tương đối đơn giản và được bản địa hóa.

Một ví dụ điển hình là việc hệ thống cáp không có khả năng đạt được các kết nối theo kế hoạch 100%. Thay vì hy sinh chất lượng, hãy cho phép một số kế hoạch thất bại, để lại một số hệ thống dây điện không kết nối. Tất cả các dây được định tuyến bằng quy hoạch cấu trúc liên kết, nhưng không phải tất cả đều dẫn đến các chân linh kiện. Điều này đảm bảo rằng có chỗ cho các kết nối không thành công và cung cấp một kết nối tương đối dễ dàng.

Tóm tắt bài viết này

Lập kế hoạch cấu trúc liên kết là một công cụ hoạt động với quy trình thiết kế PCB được tín hiệu kỹ thuật số và có thể dễ dàng truy cập đối với các kỹ sư thiết kế, nhưng nó cũng có khả năng không gian, lớp và luồng kết nối cụ thể cho các cân nhắc lập kế hoạch phức tạp. Các nhà thiết kế PCB có thể sử dụng công cụ lập kế hoạch cấu trúc liên kết khi bắt đầu thiết kế hoặc sau khi kỹ sư thiết kế có được IP của họ, tùy thuộc vào người đang sử dụng công cụ linh hoạt này để phù hợp nhất với môi trường thiết kế của họ.

Cáp cấu trúc liên kết chỉ cần tuân theo kế hoạch hoặc ý định của nhà thiết kế để cung cấp kết quả cáp chất lượng cao. Lập kế hoạch cấu trúc liên kết, khi đối mặt với ECO, hoạt động nhanh hơn nhiều so với các kết nối riêng biệt, do đó cho phép hệ thống cáp cấu trúc liên kết áp dụng ECO nhanh hơn, cung cấp kết quả nhanh và chính xác.