บทความนี้เน้นที่ PCB นักออกแบบที่ใช้ IP และใช้การวางแผนโทโพโลยีและเครื่องมือกำหนดเส้นทางเพื่อสนับสนุน IP ทำให้การออกแบบ PCB ทั้งหมดเสร็จสมบูรณ์อย่างรวดเร็ว ดังที่คุณเห็นจากรูปที่ 1 ความรับผิดชอบของวิศวกรออกแบบคือการได้รับ IP โดยการจัดวางส่วนประกอบที่จำเป็นจำนวนเล็กน้อยและวางแผนเส้นทางการเชื่อมต่อที่สำคัญระหว่างกัน เมื่อได้รับ IP แล้ว ข้อมูล IP สามารถมอบให้กับนักออกแบบ PCB ที่ออกแบบส่วนที่เหลือ

นักออกแบบ PCB สามารถใช้เครื่องมือวางแผนโทโพโลยีและเดินสายเพื่อให้การออกแบบ PCB เสร็จสมบูรณ์ได้อย่างรวดเร็วได้อย่างไร

รูปที่ 1: วิศวกรออกแบบได้รับ IP นักออกแบบ PCB ยังใช้เครื่องมือในการวางแผนโทโพโลยีและการเดินสายเพื่อสนับสนุน IP และทำให้การออกแบบ PCB ทั้งหมดเสร็จสมบูรณ์อย่างรวดเร็ว

แทนที่จะต้องผ่านกระบวนการปฏิสัมพันธ์และการทำซ้ำระหว่างวิศวกรออกแบบและนักออกแบบ PCB เพื่อให้ได้เจตนาในการออกแบบที่ถูกต้อง วิศวกรออกแบบได้รับข้อมูลนี้แล้วและผลลัพธ์ก็ค่อนข้างแม่นยำ ซึ่งช่วยให้นักออกแบบ PCB ได้มาก ในการออกแบบจำนวนมาก วิศวกรออกแบบและนักออกแบบ PCB จะทำเลย์เอาต์และการเดินสายแบบโต้ตอบ ซึ่งใช้เวลาอันมีค่าทั้งสองด้าน ในอดีต การโต้ตอบเป็นสิ่งที่จำเป็น แต่ใช้เวลานานและไม่มีประสิทธิภาพ แผนเริ่มต้นโดยวิศวกรออกแบบอาจเป็นเพียงการวาดแบบแมนนวลโดยไม่มีส่วนประกอบที่เหมาะสม ความกว้างของบัส หรือสัญญาณขาออกของพิน

ในขณะที่วิศวกรที่ใช้เทคนิคการวางแผนโทโพโลยีสามารถจับภาพเลย์เอาต์และการเชื่อมต่อของส่วนประกอบบางอย่างได้ เนื่องจากนักออกแบบ PCB มีส่วนร่วมในการออกแบบ การออกแบบอาจต้องใช้เลย์เอาต์ของส่วนประกอบอื่นๆ จับโครงสร้าง IO และบัสอื่นๆ และการเชื่อมต่อทั้งหมด

นักออกแบบ PCB จำเป็นต้องปรับใช้การวางแผนโทโพโลยีและโต้ตอบกับส่วนประกอบที่วางไว้และไม่ได้วาง เพื่อให้ได้เค้าโครงที่เหมาะสมที่สุดและการวางแผนการโต้ตอบ ซึ่งจะช่วยปรับปรุงประสิทธิภาพการออกแบบ PCB

หลังจากวางพื้นที่วิกฤตและมีความหนาแน่นสูงและได้รับการวางแผนโทโพโลยีแล้ว เลย์เอาต์อาจเสร็จสิ้นก่อนการวางแผนโทโพโลยีขั้นสุดท้าย ดังนั้น บางพาธทอพอโลยีอาจต้องทำงานกับโครงร่างที่มีอยู่ แม้ว่าจะมีลำดับความสำคัญต่ำกว่า แต่ก็ยังต้องเชื่อมต่อ ดังนั้นส่วนหนึ่งของการวางแผนจึงถูกสร้างขึ้นรอบๆ เลย์เอาต์ของส่วนประกอบ นอกจากนี้ การวางแผนระดับนี้อาจต้องการรายละเอียดเพิ่มเติมเพื่อให้ลำดับความสำคัญที่จำเป็นกับสัญญาณอื่นๆ

การวางแผนโทโพโลยีโดยละเอียด

รูปที่ 2 แสดงโครงร่างโดยละเอียดของส่วนประกอบหลังจากจัดวางแล้ว บัสมีทั้งหมด 17 บิต และพวกมันมีการไหลของสัญญาณที่จัดค่อนข้างดี

นักออกแบบ PCB สามารถใช้เครื่องมือวางแผนโทโพโลยีและเดินสายเพื่อให้การออกแบบ PCB เสร็จสมบูรณ์ได้อย่างรวดเร็วได้อย่างไร

รูปที่ 2: เส้นเครือข่ายสำหรับบัสเหล่านี้เป็นผลมาจากการวางแผนและเค้าโครงโทโพโลยีที่มีลำดับความสำคัญสูงกว่า

ในการวางแผนบัสนี้ นักออกแบบ PCB จำเป็นต้องพิจารณาอุปสรรคที่มีอยู่ กฎการออกแบบเลเยอร์ และข้อจำกัดที่สำคัญอื่นๆ เมื่อคำนึงถึงเงื่อนไขเหล่านี้ พวกเขาจึงทำแผนที่เส้นทางโทโพโลยีสำหรับบัสดังแสดงในรูปที่ 3

นักออกแบบ PCB สามารถใช้เครื่องมือวางแผนโทโพโลยีและเดินสายเพื่อให้การออกแบบ PCB เสร็จสมบูรณ์ได้อย่างรวดเร็วได้อย่างไร

รูปที่ 3: รถบัสที่วางแผนไว้

ในรูปที่ 3 รายละเอียด “1” จะแสดงพินส่วนประกอบที่ชั้นบนสุดของ “สีแดง” สำหรับเส้นทางทอพอโลยีที่นำจากพินส่วนประกอบไปยังรายละเอียด “2” พื้นที่ที่ไม่มีการห่อหุ้มที่ใช้สำหรับส่วนนี้ และมีเพียงชั้นแรกเท่านั้นที่ถูกระบุเป็นชั้นสายเคเบิล สิ่งนี้ดูเหมือนชัดเจนจากมุมมองของการออกแบบ และอัลกอริธึมการกำหนดเส้นทางจะใช้เส้นทางทอพอโลยีโดยชั้นบนสุดเชื่อมต่อกับสีแดง อย่างไรก็ตาม อุปสรรคบางอย่างอาจทำให้อัลกอริทึมมีตัวเลือกการกำหนดเส้นทางเลเยอร์อื่น ๆ ก่อนที่จะกำหนดเส้นทางบัสนี้โดยอัตโนมัติ

เนื่องจากบัสถูกจัดเรียงเป็นรอยแน่นที่เลเยอร์แรก ผู้ออกแบบจึงเริ่มวางแผนการเปลี่ยนผ่านไปยังเลเยอร์ที่สามที่รายละเอียด 3 โดยคำนึงถึงระยะทางที่รถบัสเดินทางผ่าน PCB ทั้งหมด โปรดทราบว่าเส้นทางทอพอโลยีบนเลเยอร์ที่สามนั้นกว้างกว่าชั้นบนสุด เนื่องจากต้องใช้พื้นที่เพิ่มเติมเพื่อรองรับอิมพีแดนซ์ นอกจากนี้ การออกแบบยังระบุตำแหน่งที่แน่นอน (17 หลุม) สำหรับการแปลงเลเยอร์

เนื่องจากเส้นทางทอพอโลยีเดินตามส่วนตรงกลางด้านขวาของรูปที่ 3 เพื่อดูรายละเอียด “4” จึงจำเป็นต้องดึงจุดเชื่อมต่อรูปตัว T แบบบิตเดียวจำนวนมากจากการเชื่อมต่อเส้นทางทอพอโลยีและหมุดส่วนประกอบแต่ละส่วน ทางเลือกของผู้ออกแบบ PCB คือการรักษาโฟลว์การเชื่อมต่อส่วนใหญ่บนเลเยอร์ 3 และผ่านไปยังเลเยอร์อื่นๆ เพื่อเชื่อมต่อพินส่วนประกอบ ดังนั้นพวกเขาจึงวาดพื้นที่โทโพโลยีเพื่อระบุการเชื่อมต่อจากบันเดิลหลักไปยังเลเยอร์ 4 (สีชมพู) และให้ผู้ติดต่อรูปตัว T บิตเดียวเหล่านี้เชื่อมต่อกับเลเยอร์ 2 จากนั้นเชื่อมต่อกับพินของอุปกรณ์โดยใช้รูเจาะอื่น

เส้นทางทอพอโลยีดำเนินต่อไปที่ระดับ 3 เพื่อดูรายละเอียด “5” เพื่อเชื่อมต่ออุปกรณ์ที่ใช้งานอยู่ การเชื่อมต่อเหล่านี้เชื่อมต่อจากพินที่ใช้งานอยู่กับตัวต้านทานแบบดึงลงด้านล่างอุปกรณ์ที่ใช้งานอยู่ ผู้ออกแบบใช้พื้นที่โทโพโลยีอื่นเพื่อควบคุมการเชื่อมต่อจากเลเยอร์ 3 ถึงเลเยอร์ 1 โดยที่พินส่วนประกอบจะถูกแบ่งออกเป็นอุปกรณ์ที่ใช้งานและตัวต้านทานแบบดึงลง

การวางแผนโดยละเอียดระดับนี้ใช้เวลาประมาณ 30 วินาทีจึงจะเสร็จสมบูรณ์ เมื่อแผนนี้ถูกจับได้ ผู้ออกแบบ PCB อาจต้องการกำหนดเส้นทางหรือสร้างแผนโทโพโลยีเพิ่มเติมทันที จากนั้นทำแผนโทโพโลยีทั้งหมดให้สมบูรณ์ด้วยการกำหนดเส้นทางอัตโนมัติ น้อยกว่า 10 วินาทีหลังจากเสร็จสิ้นการวางแผนจนถึงผลลัพธ์ของการเดินสายอัตโนมัติ ความเร็วไม่สำคัญจริง ๆ และที่จริงแล้วจะเสียเวลาเปล่าหากเพิกเฉยต่อความตั้งใจของนักออกแบบและคุณภาพการเดินสายอัตโนมัติไม่ดี ไดอะแกรมต่อไปนี้แสดงผลการเดินสายอัตโนมัติ

การกำหนดเส้นทางโทโพโลยี

เริ่มต้นที่ด้านซ้ายบน สายไฟทั้งหมดจากพินส่วนประกอบจะอยู่ที่เลเยอร์ 1 ตามที่นักออกแบบแสดง และบีบอัดเป็นโครงสร้างบัสที่แน่นหนา ดังแสดงในรายละเอียด “1” และ “2” ในรูปที่ 4 การเปลี่ยนผ่านระหว่างระดับ 1 และระดับ 3 เกิดขึ้นในรายละเอียด “3” และใช้รูปแบบของรูทะลุที่ใช้พื้นที่มาก อีกครั้ง ปัจจัยอิมพีแดนซ์ถูกนำมาพิจารณาด้วย ดังนั้นเส้นจึงกว้างขึ้นและเว้นระยะมากขึ้น ดังที่แสดงโดยเส้นทางความกว้างจริง

นักออกแบบ PCB สามารถใช้เครื่องมือวางแผนโทโพโลยีและเดินสายเพื่อให้การออกแบบ PCB เสร็จสมบูรณ์ได้อย่างรวดเร็วได้อย่างไร

รูปที่ 4: ผลลัพธ์ของการกำหนดเส้นทางด้วยโทโพโลยี 1 และ 3

ดังที่แสดงในรายละเอียด “4” ในรูปที่ 5 เส้นทางโทโพโลยีจะใหญ่ขึ้นเนื่องจากความจำเป็นในการใช้รูเพื่อรองรับทางแยก T-type แบบบิตเดียว แผนนี้สะท้อนถึงความตั้งใจของนักออกแบบอีกครั้งสำหรับจุดแลกเปลี่ยน T-type แบบบิตเดียว การเดินสายจากเลเยอร์ 3 ถึงเลเยอร์ 4 นอกจากนี้ รอยบนชั้นที่สามนั้นแน่นมาก แม้ว่ามันจะขยายออกเล็กน้อยที่รูแทรก แต่ในไม่ช้ามันก็จะแน่นขึ้นอีกครั้งหลังจากผ่านรู

นักออกแบบ PCB สามารถใช้เครื่องมือวางแผนโทโพโลยีและเดินสายเพื่อให้การออกแบบ PCB เสร็จสมบูรณ์ได้อย่างรวดเร็วได้อย่างไร

รูปที่ 5: ผลลัพธ์ของการกำหนดเส้นทางที่มีรายละเอียด 4 โทโพโลยี

รูปที่ 6 แสดงผลการเดินสายอัตโนมัติที่รายละเอียด “5” การเชื่อมต่ออุปกรณ์ที่ใช้งานอยู่ที่เลเยอร์ 3 ต้องการการแปลงเป็นเลเยอร์ 1 รูทะลุถูกจัดเรียงไว้อย่างเรียบร้อยเหนือพินส่วนประกอบ และลวดเลเยอร์ 1 เชื่อมต่อกับส่วนประกอบที่ใช้งานอยู่ก่อน จากนั้นจึงต่อตัวต้านทานแบบดึงลงของเลเยอร์ 1

นักออกแบบ PCB สามารถใช้เครื่องมือวางแผนโทโพโลยีและเดินสายเพื่อให้การออกแบบ PCB เสร็จสมบูรณ์ได้อย่างรวดเร็วได้อย่างไร

รูปที่ 6: ผลลัพธ์ของการกำหนดเส้นทางที่มีรายละเอียด 5 โทโพโลยี

บทสรุปของตัวอย่างข้างต้นคือ 17 บิตมีรายละเอียดเป็นสี่ประเภทอุปกรณ์ที่แตกต่างกัน ซึ่งแสดงถึงความตั้งใจของผู้ออกแบบสำหรับทิศทางของเลเยอร์และเส้นทาง ซึ่งสามารถจับภาพได้ในเวลาประมาณ 30 วินาที จากนั้นจึงเดินสายอัตโนมัติคุณภาพสูงได้ โดยใช้เวลาประมาณ 10 วินาที

โดยการเพิ่มระดับของนามธรรมจากการเดินสายไปจนถึงการวางแผนโทโพโลยี เวลาเชื่อมต่อระหว่างกันทั้งหมดจะลดลงอย่างมาก และนักออกแบบมีความเข้าใจที่ชัดเจนเกี่ยวกับความหนาแน่นและศักยภาพในการออกแบบให้เสร็จสมบูรณ์ก่อนที่การเชื่อมต่อระหว่างกันจะเริ่มต้นขึ้น เช่น เหตุใดจึงต้องวางสายไฟไว้ ณ จุดนี้ การออกแบบ? ทำไมไม่ลองวางแผนและเพิ่มสายไฟที่ด้านหลังดูล่ะ? โทโพโลยีเต็มรูปแบบจะถูกวางแผนเมื่อใด หากพิจารณาจากตัวอย่างข้างต้นแล้ว สามารถใช้แนวคิดที่เป็นนามธรรมกับแผนอื่นได้ แทนที่จะใช้ 17 เครือข่ายที่แยกจากกันซึ่งมีส่วนของเส้นจำนวนมากและหลายช่องในแต่ละเครือข่าย ซึ่งเป็นแนวคิดที่สำคัญอย่างยิ่งเมื่อพิจารณาลำดับการเปลี่ยนแปลงทางวิศวกรรม (ECO) .

คำสั่งเปลี่ยนแปลงทางวิศวกรรม (ECO)

ในตัวอย่างต่อไปนี้ เอาต์พุตพิน FPGA ไม่สมบูรณ์ วิศวกรออกแบบได้แจ้งให้ผู้ออกแบบ PCB ทราบถึงข้อเท็จจริงนี้แล้ว แต่ด้วยเหตุผลด้านกำหนดการ พวกเขาจำเป็นต้องพัฒนาการออกแบบให้ไกลที่สุดก่อนที่เอาต์พุตพิน FPGA จะเสร็จสมบูรณ์

ในกรณีของเอาต์พุตพินที่ทราบ นักออกแบบ PCB จะเริ่มวางแผนพื้นที่ FPGA และในขณะเดียวกัน ผู้ออกแบบควรพิจารณาโอกาสในการขายจากอุปกรณ์อื่นๆ ไปยัง FPGA IO ได้รับการวางแผนให้อยู่ทางด้านขวาของ FPGA แต่ตอนนี้อยู่ทางด้านซ้ายของ FPGA ทำให้เอาต์พุตพินแตกต่างไปจากแผนเดิมอย่างสิ้นเชิง เนื่องจากนักออกแบบทำงานในระดับที่สูงขึ้นของสิ่งที่เป็นนามธรรม พวกเขาสามารถรองรับการเปลี่ยนแปลงเหล่านี้ได้โดยลบค่าใช้จ่ายในการย้ายสายไฟทั้งหมดรอบๆ FPGA และแทนที่ด้วยการปรับเปลี่ยนเส้นทางโทโพโลยี

อย่างไรก็ตาม ไม่ใช่แค่ FPGas ที่ได้รับผลกระทบ เอาต์พุตพินใหม่เหล่านี้ยังส่งผลต่อลีดที่ออกมาจากอุปกรณ์ที่เกี่ยวข้อง จุดสิ้นสุดของเส้นทางยังเคลื่อนที่เพื่อรองรับเส้นทางเข้าของลีดที่ห่อหุ้มด้วยแบนราบ มิฉะนั้น สายเคเบิลคู่บิดเกลียวจะบิดเป็นเกลียว ทำให้สิ้นเปลืองพื้นที่อันมีค่าบน PCB ความหนาแน่นสูง การบิดเกลียวสำหรับชิ้นส่วนเหล่านี้ต้องใช้พื้นที่เพิ่มเติมสำหรับการเดินสายและการเจาะรู ซึ่งอาจไม่เป็นไปตามข้อกำหนดเมื่อสิ้นสุดขั้นตอนการออกแบบ หากตารางแน่น ก็คงเป็นไปไม่ได้ที่จะปรับเปลี่ยนเส้นทางเหล่านี้ทั้งหมด ประเด็นคือการวางแผนโทโพโลยีให้ระดับนามธรรมที่สูงขึ้น ดังนั้นการนำ ECO เหล่านี้ไปใช้จึงง่ายกว่ามาก

อัลกอริธึมการกำหนดเส้นทางอัตโนมัติที่เป็นไปตามความตั้งใจของผู้ออกแบบจะกำหนดลำดับความสำคัญด้านคุณภาพเหนือลำดับความสำคัญของปริมาณ หากมีการระบุปัญหาด้านคุณภาพ เป็นการถูกต้องที่จะปล่อยให้การเชื่อมต่อล้มเหลวแทนที่จะสร้างสายไฟคุณภาพต่ำด้วยเหตุผลสองประการ ประการแรก การเชื่อมต่อการเชื่อมต่อที่ล้มเหลวทำได้ง่ายกว่าการล้างสายไฟนี้ด้วยผลลัพธ์ที่ไม่ดีและการเดินสายอื่นๆ ที่ทำให้การเดินสายอัตโนมัติ ประการที่สอง มีการดำเนินการตามเจตนาของผู้ออกแบบและผู้ออกแบบจะถูกปล่อยให้เป็นตัวกำหนดคุณภาพของการเชื่อมต่อ อย่างไรก็ตาม แนวคิดเหล่านี้มีประโยชน์ก็ต่อเมื่อการเชื่อมต่อของการเดินสายที่ล้มเหลวนั้นค่อนข้างง่ายและมีการแปลเป็นภาษาท้องถิ่น

ตัวอย่างที่ดีคือการที่สายเคเบิลไม่สามารถบรรลุการเชื่อมต่อตามแผนได้ 100% แทนที่จะเสียสละคุณภาพ ปล่อยให้การวางแผนบางอย่างล้มเหลว โดยทิ้งการเดินสายที่ไม่ได้เชื่อมต่อไว้เบื้องหลัง สายไฟทั้งหมดถูกกำหนดเส้นทางโดยการวางแผนโทโพโลยี แต่ไม่ใช่ทั้งหมดนำไปสู่พินส่วนประกอบ เพื่อให้แน่ใจว่ามีที่ว่างสำหรับการเชื่อมต่อที่ล้มเหลวและให้การเชื่อมต่อที่ค่อนข้างง่าย

สรุปบทความนี้

การวางแผนโทโพโลยีเป็นเครื่องมือที่ทำงานร่วมกับกระบวนการออกแบบ PCB ที่มีสัญญาณดิจิทัล และวิศวกรออกแบบสามารถเข้าถึงได้ง่าย แต่ยังมีความสามารถด้านพื้นที่ เลเยอร์ และโฟลว์การเชื่อมต่อเฉพาะสำหรับการพิจารณาการวางแผนที่ซับซ้อน นักออกแบบ PCB สามารถใช้เครื่องมือในการวางแผนโทโพโลยีในตอนเริ่มต้นของการออกแบบหรือหลังจากที่วิศวกรออกแบบได้รับ IP ของตนแล้ว ขึ้นอยู่กับว่าใครใช้เครื่องมือที่ยืดหยุ่นนี้เพื่อให้เข้ากับสภาพแวดล้อมการออกแบบได้ดีที่สุด

สายเคเบิลโทโพโลยีทำตามแผนของนักออกแบบหรือความตั้งใจที่จะให้ผลลัพธ์การเดินสายคุณภาพสูง การวางแผนโทโพโลยี เมื่อต้องเผชิญกับ ECO จะทำงานได้เร็วกว่าการเชื่อมต่อที่แยกจากกัน ซึ่งช่วยให้โทโพโลยีเคเบิ้ลนำ ECO มาใช้ได้รวดเร็วยิ่งขึ้น ให้ผลลัพธ์ที่รวดเร็วและแม่นยำ