Ang papel na ito ay nakatuon sa PCB ang mga taga-disenyo na gumagamit ng IP, at higit pa na gumagamit ng pagpaplano ng topology at mga tool sa pagruruta upang suportahan ang IP, mabilis na nakumpleto ang buong disenyo ng PCB. Tulad ng nakikita mo mula sa Larawan 1, ang responsibilidad ng inhinyero ng disenyo ay upang makuha ang IP sa pamamagitan ng pagtula ng isang maliit na bilang ng mga kinakailangang bahagi at pagpaplano ng mga kritikal na magkakaugnay na mga landas sa pagitan nila. Kapag nakuha ang IP, ang impormasyon ng IP ay maaaring ibigay sa mga taga-disenyo ng PCB na gumagawa ng natitirang disenyo.

Paano magagamit ng mga taga-disenyo ng PCB ang mga tool sa pagpaplano ng topology at mga kable upang mabilis na makumpleto ang disenyo ng PCB

Larawan 1: Nakakuha ang mga inhinyero ng disenyo ng IP, karagdagang ginagamit ng mga taga-disenyo ng PCB ang pagpaplano ng topology at mga tool sa kable upang suportahan ang IP, mabilis na kumpletuhin ang buong disenyo ng PCB.

Sa halip na dumaan sa isang proseso ng pakikipag-ugnay at pag-ulit sa pagitan ng mga inhinyero ng disenyo at mga taga-disenyo ng PCB upang makuha ang wastong hangarin sa disenyo, nakuha na ng mga inhinyero ng disenyo ang impormasyong ito at ang mga resulta ay medyo tumpak, na tumutulong sa mga taga-disenyo ng PCB. Sa maraming mga disenyo, ang mga inhinyero ng disenyo at taga-disenyo ng PCB ay gumagawa ng interactive na layout at mga kable, na kumukunsumo ng mahalagang oras sa magkabilang panig. Makasaysayang, kinakailangan ang pakikipag-ugnay, ngunit gugugol ng oras at hindi mabisa. Ang paunang plano na ibinigay ng taga-disenyo ng disenyo ay maaaring isang manu-manong pagguhit lamang nang walang tamang mga bahagi, lapad ng bus, o mga pahiwatig ng output ng pin.

Habang ang mga inhinyero na gumagamit ng mga diskarte sa pagpaplano ng topology ay maaaring makuha ang layout at mga pagkakaugnay ng ilang mga bahagi habang ang mga taga-disenyo ng PCB ay nasangkot sa disenyo, maaaring kailanganin ng disenyo ang layout ng iba pang mga bahagi, makuha ang iba pang mga istruktura ng IO at bus, at lahat ng mga pagkakaugnay.

Kailangang gamitin ng mga taga-disenyo ng PCB ang pagpaplano sa topology at makipag-ugnay sa mga inilatag at hindi inilagay na mga bahagi upang makamit ang pinakamainam na layout at pagpaplano ng pakikipag-ugnay, sa gayong pagpapabuti ng kahusayan sa disenyo ng PCB.

Matapos mailatag ang mga kritikal at mataas na density na lugar at makuha ang pagpaplano ng topology, maaaring makumpleto ang layout bago ang huling pagpaplano ng topology. Samakatuwid, ang ilang mga landas sa topology ay maaaring kailangang gumana sa mayroon nang layout. Bagaman mas mababa ang kanilang priyoridad, kailangan pa rin nilang konektado. Sa gayon bahagi ng pagpaplano ay nabuo sa paligid ng layout ng mga bahagi. Bilang karagdagan, ang antas ng pagpaplano na ito ay maaaring mangailangan ng mas maraming detalye upang maibigay ang kinakailangang priyoridad sa iba pang mga signal.

Detalyadong pagpaplano ng topology

Ipinapakita ng Larawan 2 ang isang detalyadong layout ng mga sangkap pagkatapos na mailatag. Ang bus ay mayroong 17 bits sa kabuuan, at mayroon silang maayos na maayos na daloy ng signal.

Paano magagamit ng mga taga-disenyo ng PCB ang mga tool sa pagpaplano ng topology at mga kable upang mabilis na makumpleto ang disenyo ng PCB

Larawan 2: Ang mga linya ng network para sa mga bus na ito ay ang resulta ng pagpaplano at layout ng topology na may mas mataas na priyoridad.

Upang maplano ang bus na ito, kailangang isaalang-alang ng mga taga-disenyo ng PCB ang mayroon nang mga hadlang, mga patakaran sa disenyo ng layer, at iba pang mahahalagang paghihigpit. Sa pag-iisip ng mga kundisyong ito, na-mapa nila ang isang landas ng topology para sa bus tulad ng ipinakita sa Larawan 3.

Paano magagamit ng mga taga-disenyo ng PCB ang mga tool sa pagpaplano ng topology at mga kable upang mabilis na makumpleto ang disenyo ng PCB

Larawan 3: Ang nakaplanong bus.

Sa Larawan 3, ang detalye na “1” ay inilalagay ang mga sangkap na sangkap sa tuktok na layer ng “pula” para sa topological path na humahantong mula sa mga bahagi ng pin sa detalye na “2”. Ang hindi nakapagsiksik na lugar na ginamit para sa bahaging ito, at ang unang layer lamang ang nakilala bilang layer ng paglalagay ng kable. Mukhang halata ito mula sa isang pananaw sa disenyo, at gagamitin ng routing algorithm ang topological path na may tuktok na layer na konektado sa pula. Gayunpaman, ang ilang mga hadlang ay maaaring magbigay ng algorithm sa iba pang mga pagpipilian sa pagruruta ng layer bago awtomatikong i-ruta ang partikular na bus na ito.

Habang ang bus ay nakaayos sa masikip na mga bakas sa unang layer, nagsisimulang planuhin ng taga-disenyo ang paglipat sa pangatlong layer nang detalyado 3, isinasaalang-alang ang distansya ng paglalakbay ng bus sa buong PCB. Tandaan na ang topological path na ito sa pangatlong layer ay mas malawak kaysa sa tuktok na layer dahil sa labis na puwang na kinakailangan upang mapaunlakan ang impedance. Bilang karagdagan, tinutukoy ng disenyo ang eksaktong lokasyon (17 butas) para sa conversion ng layer.

Tulad ng sumusunod na landas ng topological sa kanang bahagi ng Larawan 3 upang detalyado ang “4”, maraming mga solong-bit na hugis na T na mga junction ang kailangang iguhit mula sa mga koneksyon sa tuktok na pathological at mga indibidwal na sangkap na pin. Ang pagpipilian ng taga-disenyo ng PCB ay panatilihin ang karamihan sa daloy ng koneksyon sa layer 3 at sa iba pang mga layer para sa pagkonekta ng mga sangkap ng sangkap. Kaya’t iginuhit nila ang isang topology area upang ipahiwatig ang koneksyon mula sa pangunahing bundle hanggang layer 4 (pink), at ang mga solong-bit na hugis na T na contact na ito ay kumonekta sa layer 2 at pagkatapos ay kumonekta sa mga pin ng aparato gamit ang iba pang mga through-hole.

Ang mga topological path ay nagpapatuloy sa antas 3 upang detalyado ang “5” upang ikonekta ang mga aktibong aparato. Ang mga koneksyon na ito ay konektado mula sa mga aktibong pin sa isang pull-down risistor sa ibaba ng aktibong aparato. Gumagamit ang taga-disenyo ng isa pang lugar ng topology upang makontrol ang mga koneksyon mula sa layer 3 hanggang layer 1, kung saan ang mga sangkap ng pin ay nahahati sa mga aktibong aparato at mga pull-down resistor.

Ang antas ng detalyadong pagpaplano na ito ay tumagal ng halos 30 segundo upang makumpleto. Kapag nakuha ang planong ito, maaaring gusto ng taga-disenyo ng PCB na agad na mag-ruta o lumikha ng karagdagang mga plano sa topology, at pagkatapos ay kumpletuhin ang lahat ng mga plano sa topology gamit ang awtomatikong pagruruta. Mas mababa sa 10 segundo mula sa pagkumpleto ng pagpaplano sa mga resulta ng awtomatikong mga kable. Ang bilis ay hindi talaga mahalaga, at sa katunayan ay sayang ng oras kung ang balak ng taga-disenyo ay hindi pinansin at ang awtomatikong kalidad ng mga kable ay mahirap. Ang mga sumusunod na diagram ay nagpapakita ng mga resulta ng awtomatikong mga kable.

Pagruruta sa Topology

Simula sa kaliwang tuktok, ang lahat ng mga wire mula sa mga sangkap ng sangkap ay matatagpuan sa layer 1, tulad ng ipinahiwatig ng taga-disenyo, at naka-compress sa isang masikip na istraktura ng bus, tulad ng ipinakita sa Mga Detalye na “1” at “2” sa Larawan 4. Ang paglipat sa pagitan ng antas 1 at antas 3 ay nagaganap nang detalyado ng “3” at tumatagal ng form ng isang napaka-ubus-lubusang hole-hole. Muli, ang impedance factor ay isinasaalang-alang, kaya ang mga linya ay mas malawak at mas maraming puwang, tulad ng kinakatawan ng aktwal na landas ng lapad.

Paano magagamit ng mga taga-disenyo ng PCB ang mga tool sa pagpaplano ng topology at mga kable upang mabilis na makumpleto ang disenyo ng PCB

Larawan 4: Mga resulta ng pagruruta kasama ang mga topology 1 at 3.

Tulad ng ipinakita nang detalyado na “4” sa Larawan 5, ang landas ng topology ay nagiging mas malaki dahil sa pangangailangan na gumamit ng mga butas upang mapaunlakan ang mga solong bit na T-type junction. Narito muli ang plano ay sumasalamin sa hangarin ng taga-disenyo para sa mga solong bit na T-type na exchange point, mga kable mula sa layer 3 hanggang layer 4. Bilang karagdagan, ang bakas sa pangatlong layer ay masyadong masikip, kahit na lumalawak ito nang kaunti sa butas ng pagpasok, sa lalong madaling panahon masikip muli ito pagkatapos na maipasa ang butas.

Paano magagamit ng mga taga-disenyo ng PCB ang mga tool sa pagpaplano ng topology at mga kable upang mabilis na makumpleto ang disenyo ng PCB

Larawan 5: Resulta ng pagruruta na may detalyeng 4 na topolohiya.

Ipinapakita ng Larawan 6 ang resulta ng awtomatikong mga kable nang detalyado na “5”. Ang mga aktibong koneksyon sa aparato sa layer 3 ay nangangailangan ng pag-convert sa layer 1. Ang mga through-hole ay nakaayos nang maayos sa itaas ng mga sangkap ng sangkap, at ang layer na 1 wire ay konektado sa aktibong sangkap muna at pagkatapos ay sa layer na 1 pull-down na risistor.

Paano magagamit ng mga taga-disenyo ng PCB ang mga tool sa pagpaplano ng topology at mga kable upang mabilis na makumpleto ang disenyo ng PCB

Larawan 6: Ang resulta ng pagruruta kasama ang detalyeng 5 topolohiya.

Ang pagtatapos ng halimbawa sa itaas ay ang 17 piraso ay detalyado sa apat na magkakaibang uri ng aparato, na kumakatawan sa hangarin ng taga-disenyo para sa layer at direksyon ng landas, na maaaring makuha sa loob ng 30 segundo. Pagkatapos ay maaaring maisagawa ang mataas na kalidad na awtomatikong mga kable, ang kinakailangang oras ay tungkol sa 10 segundo.

Sa pamamagitan ng pagtaas ng antas ng abstraction mula sa mga kable hanggang sa pagpaplano ng topology, ang kabuuang oras ng magkakaugnay ay lubos na nabawasan, at ang mga taga-disenyo ay may malinaw na pag-unawa sa density at potensyal na makumpleto ang disenyo bago magsimula ang magkakaugnay, tulad ng bakit panatilihin ang mga kable sa puntong ito sa ang disenyo? Bakit hindi magpatuloy sa pagpaplano at magdagdag ng mga kable sa likuran? Kailan maipaplano ang buong topology? Kung ang halimbawa sa itaas ay isinasaalang-alang, ang abstraction ng isang plano ay maaaring magamit sa ibang plano kaysa sa 17 magkakahiwalay na mga network na may maraming mga segment ng linya at maraming mga butas sa bawat network, isang konsepto na partikular na mahalaga kapag isinasaalang-alang ang isang Order ng Pagbabago ng Engineering (ECO) .

Order of Change Change (ECO)

Sa sumusunod na halimbawa, ang output ng FPGA pin ay hindi kumpleto. Ipinaalam ng mga inhinyero ng disenyo sa mga taga-disenyo ng PCB ang katotohanang ito, ngunit para sa mga kadahilanang naka-iskedyul, kailangan nilang isulong ang disenyo hangga’t maaari bago makumpleto ang output ng FPGA pin.

Sa kaso ng kilalang output ng pin, nagsisimulang planuhin ng taga-disenyo ng PCB ang puwang ng FPGA, at sa parehong oras, dapat isaalang-alang ng taga-disenyo ang mga lead mula sa iba pang mga aparato patungong FPGA. Ang IO ay pinlano na maging sa kanang bahagi ng FPGA, ngunit ngayon ay nasa kaliwang bahagi ng FPGA, na sanhi ng output ng pin na ganap na naiiba mula sa orihinal na plano. Dahil ang mga taga-disenyo ay nagtatrabaho sa isang mas mataas na antas ng pagkuha, maaari nilang mapaunlakan ang mga pagbabagong ito sa pamamagitan ng pag-aalis ng overhead ng paglipat ng lahat ng mga kable sa paligid ng FPGA at palitan ito ng mga pagbabago sa landas ng topology.

Gayunpaman, hindi lang FPGas ang apektado; Ang mga bagong output na ito ay nakakaapekto rin sa mga lead na lalabas sa mga nauugnay na aparato. Gumagalaw din ang dulo ng landas upang mapaunlakan ang flat-encapsulated na landas ng pagpasok ng lead; Kung hindi man, ang mga twisted-pair cables ay maiikot, sinasayang ang mahalagang puwang sa high-density PCB. Ang pag-ikot para sa mga bit na ito ay nangangailangan ng labis na puwang para sa mga kable at pagbubutas, na maaaring hindi matugunan sa pagtatapos ng yugto ng disenyo. Kung masikip ang iskedyul, imposibleng gumawa ng mga naturang pagsasaayos sa lahat ng mga rutang ito. Ang punto ay ang pagpaplano ng topology ay nagbibigay ng isang mas mataas na antas ng abstraction, kaya’t ang pagpapatupad ng mga ECO na ito ay mas madali.

Ang awtomatikong algorithm ng pagruruta na sumusunod sa hangarin ng taga-disenyo ay nagtatakda ng isang priyoridad sa kalidad kaysa sa isang priyoridad sa dami. Kung ang isang problema sa kalidad ay nakilala, tama na hayaan na mabigo ang koneksyon sa halip na makagawa ng isang hindi magandang kalidad na mga kable, sa dalawang kadahilanan. Una, mas madaling kumonekta sa isang nabigong koneksyon kaysa sa linisin ang mga kable na ito na may masamang resulta at iba pang mga pagpapatakbo ng mga kable na nag-automate ng mga kable. Pangalawa, ang hangarin ng taga-disenyo ay isinasagawa at ang taga-disenyo ay naiwan upang matukoy ang kalidad ng koneksyon. Gayunpaman, ang mga ideyang ito ay kapaki-pakinabang lamang kung ang mga koneksyon ng mga nabigong mga kable ay medyo simple at naisalokal.

Ang isang magandang halimbawa ay ang kawalan ng kakayahan ng isang cabler na makamit ang 100% mga nakaplanong koneksyon. Sa halip na isakripisyo ang kalidad, payagan ang ilang pagpaplano na mabigo, naiwan ang ilang mga hindi magkakaugnay na mga kable. Ang lahat ng mga wire ay itinuturo ng pagpaplano ng topology, ngunit hindi lahat ay humahantong sa mga pin ng sangkap. Tinitiyak nito na may puwang para sa mga nabigong koneksyon at nagbibigay ng isang medyo madaling koneksyon.

Buod ng artikulong ito

Ang pagpaplano ng Topology ay isang tool na gumagana kasama ng isang digital na signalised na proseso ng disenyo ng PCB at madaling ma-access sa mga inhinyero ng disenyo, ngunit mayroon din itong tiyak na spatial, layer, at mga kakayahan sa daloy ng koneksyon para sa mga pagsasaalang-alang sa kumplikadong pagsasaalang-alang. Maaaring gamitin ng mga taga-disenyo ng PCB ang tool sa pagpaplano ng topology sa simula ng disenyo o pagkatapos makuha ng inhenyero ng disenyo ang kanilang IP, depende sa kung sino ang gumagamit ng kakayahang umangkop na tool na ito na pinakaangkop sa kanilang kapaligiran sa disenyo.

Sinusunod lamang ng mga topology cabler ang plano o hangarin ng taga-disenyo na magbigay ng mga de-kalidad na resulta ng paglalagay ng kable. Ang pagpaplano ng Topology, kapag nahaharap sa ECO, ay mas mabilis na gumana kaysa sa magkakahiwalay na koneksyon, kaya’t pinapagana ang topology cabler na gamitin nang mas mabilis ang ECO, na nagbibigay ng mabilis at tumpak na mga resulta.