Ushbu maqolada mavzuga e’tibor qaratiladi PCB IP -dan foydalanadigan dizaynerlar, shuningdek IP -ni qo’llab -quvvatlash uchun topologiyani rejalashtirish va yo’naltirish vositalaridan foydalangan holda, PCB dizaynini tezda bajaradilar. 1 -rasmdan ko’rinib turibdiki, konstruktor -muhandisning mas’uliyati IP -ni olish uchun zarur bo’lgan oz sonli komponentlarni joylashtirish va ular orasidagi muhim o’zaro bog’liqlik yo’llarini rejalashtirishdir. IP olinganidan so’ng, IP ma’lumotlari dizaynning qolgan qismini bajaradigan PCB dizaynerlariga berilishi mumkin.

PCB dizaynerlari PCB dizaynini tezda bajarish uchun topologiyani rejalashtirish va ulash vositalaridan qanday foydalanishlari mumkin

1 -rasm: Dizayn muhandislari IP -ni oladi, PCB dizaynerlari IP -ni qo’llab -quvvatlash uchun topologiyani rejalashtirish va ulash vositalaridan foydalanadilar va PCB dizaynini tezda bajaradilar.

Dizayn muhandislari va PCB dizaynerlari o’rtasida to’g’ri dizayn niyatini olish uchun o’zaro ta’sir va takrorlash jarayonidan o’tishning o’rniga, dizayn muhandislari bu ma’lumotni allaqachon olishgan va natijalar juda to’g’ri, bu esa PCB dizaynerlariga katta yordam beradi. Ko’p dizaynlarda, dizayn muhandislari va PCB dizaynerlari interaktiv sxemalar va simlarni o’tkazadilar, bu esa har ikki tomondan ham qimmatli vaqtni oladi. Tarixiy jihatdan interaktivlik zarur, lekin ko’p vaqt talab qiladigan va samarasiz. Dizayner -muhandis tomonidan taqdim etilgan dastlabki reja tegishli komponentlarsiz, avtobus kengligi yoki pin chiqarish moslamalari bo’lmagan qo’lda chizilgan rasm bo’lishi mumkin.

Topologiyani rejalashtirish texnikasini qo’llagan muhandislar, ba’zi bir komponentlarning joylashuvi va o’zaro bog’liqligini tasvirga olishlari mumkin, chunki dizaynga PCB dizaynerlari jalb qilingan bo’lsa, dizayn boshqa komponentlarning joylashishini, boshqa IO va avtobus konstruktsiyalarini va barcha o’zaro bog’lanishlarni talab qilishi mumkin.

PCB dizaynerlari topologiyani rejalashtirishni qabul qilishlari va optimal joylashish va o’zaro ta’sirlarni rejalashtirishga erishish uchun o’rnatilgan va ochilmagan komponentlar bilan o’zaro aloqada bo’lishlari va shu bilan tenglikni loyihalash samaradorligini oshirishlari kerak.

Muhim va yuqori zichlikdagi joylar joylashtirilgandan va topologiyani rejalashtirishdan so’ng, sxemani yakuniy topologiyani rejalashtirishdan oldin bajarish mumkin. Shuning uchun, ba’zi topologiya yo’llari mavjud tartib bilan ishlashga to’g’ri kelishi mumkin. Garchi ular pastroq bo’lsa -da, ular hali ham ulanishi kerak. Shunday qilib, rejalashtirishning bir qismi komponentlarning joylashuvi atrofida yaratildi. Bundan tashqari, rejalashtirishning bu darajasi boshqa signallarga kerakli ustuvorlikni berish uchun batafsilroq ma’lumotni talab qilishi mumkin.

Topologiyani batafsil rejalashtirish

2 -rasmda komponentalar joylashtirilgandan so’ng ularning batafsil joylashuvi ko’rsatilgan. Avtobusda jami 17 bit bor va ularda signal oqimi ancha yaxshi tashkil etilgan.

PCB dizaynerlari PCB dizaynini tezda bajarish uchun topologiyani rejalashtirish va ulash vositalaridan qanday foydalanishlari mumkin

2 -rasm: Ushbu avtobuslar uchun tarmoq liniyalari topologiyani rejalashtirish va ustuvorligi yuqori bo’lgan tartib natijasidir.

Ushbu avtobusni rejalashtirish uchun PCB dizaynerlari mavjud to’siqlarni, qatlamlarni loyihalash qoidalarini va boshqa muhim cheklovlarni hisobga olishlari kerak. Bu shartlarni inobatga olgan holda, ular 3 -rasmda ko’rsatilgandek, avtobus uchun topologiyaning yo’lini chizishdi.

PCB dizaynerlari PCB dizaynini tezda bajarish uchun topologiyani rejalashtirish va ulash vositalaridan qanday foydalanishlari mumkin

3 -rasm: Rejalashtirilgan avtobus.

3 -rasmda “1” tafsiloti “qizil” ning yuqori qavatidagi komponent pinlarini “2” tafsilotigacha bo’lgan qismli topologiyadan o’tadigan topologik yo’l uchun qo’yadi. Bu qism uchun qoplanmagan maydon ishlatiladi va faqat birinchi qatlam kabel qatlami sifatida aniqlanadi. Bu dizayn nuqtai nazaridan ravshan ko’rinadi va marshrutlash algoritmi topologik yo’lni ishlatadi, uning yuqori qatlami qizil bilan bog’langan. Biroq, ba’zi bir to’siqlar algoritmni ushbu avtobusni avtomatik ravishda yo’naltirishdan oldin, boshqa qatlamlarni yo’naltirish imkoniyatlarini berishi mumkin.

Avtobus birinchi qatlamda qattiq izlar ostida joylashtirilganligi sababli, dizayner avtobusning butun PCB bo’ylab yuradigan masofasini hisobga olgan holda, 3 -tafsilotda uchinchi qatlamga o’tishni rejalashtira boshlaydi. E’tibor bering, uchinchi qatlamdagi bu topologik yo’l yuqori qatlamdan ko’ra kengroqdir, chunki impedansni joylashtirish uchun qo’shimcha joy kerak. Bundan tashqari, dizaynda konvertatsiya qilish uchun aniq joy (17 teshik) ko’rsatilgan.

Topologik yo’l “3” tafsilotlari uchun 4-rasmning o’ng markaziy qismidan so’ng, topologik yo’l ulanishlari va alohida komponentli pimlardan ko’plab bitta bitli T shaklidagi ulanishlarni olish kerak. PCB konstruktorining tanlovi – bu ulanish oqimining ko’p qismini 3 -qavat va boshqa qismlarga o’tkazgichlarni ulash uchun saqlash. Shunday qilib, ular asosiy to’plamdan 4-qavatga (pushti) ulanishni ko’rsatish uchun topologiya maydonini chizishdi va bitta bitli T shaklidagi kontaktlar 2-qavatga, so’ngra boshqa teshiklar yordamida qurilma pimlariga ulanishdi.

Topologik yo’llar faol qurilmalarni ulash uchun “3” detaliga qadar 5 -bosqichda davom etadi. Keyin bu ulanishlar faol pimlardan faol qurilma ostidagi tortiladigan qarshilikka ulanadi. Dizayner 3-qatlamdan 1-qavatgacha bo’lgan ulanishlarni tartibga solish uchun boshqa topologiya maydonidan foydalanadi, bu erda komponent pimlari faol qurilmalarga va pastga tushadigan rezistorlarga bo’linadi.

Bu darajadagi batafsil rejalashtirish 30 soniya davom etdi. Bu reja qo’lga kiritilgandan so’ng, PCB dizayneri darhol topologiyaning boshqa rejalarini yo’naltirishni yoki tuzishni, so’ngra barcha topologiya rejalarini avtomatik yo’naltirish bilan to’ldirishni xohlashi mumkin. Rejalashtirish tugagandan avtomatik simlarni ulash natijalariga qadar 10 soniyadan kam. Tezlik muhim emas va aslida dizaynerning niyatiga e’tibor berilmasa va avtomatik simlarning sifati past bo’lsa, bu vaqtni behuda sarflash. Quyidagi diagrammalar avtomatik simlarni ulash natijalarini ko’rsatadi.

Topologiyani yo’naltirish

Chap yuqori qismdan boshlab, komponent pimlarining barcha simlari dizayner aytganidek, 1 -qatlamda joylashgan va 1 -rasmda “2” va “4” tafsilotlarida ko’rsatilgandek, qattiq avtobus konstruktsiyasiga siqilgan. 1-darajadan 3-darajagacha o’tish “3” tafsilotida sodir bo’ladi va juda bo’sh joyni egallaydigan teshik shaklida bo’ladi. Shunga qaramay, impedans faktori hisobga olinadi, shuning uchun chiziqlar haqiqiy kenglik yo’li bilan ifodalanganidek, kengroq va oraliqroq bo’ladi.

PCB dizaynerlari PCB dizaynini tezda bajarish uchun topologiyani rejalashtirish va ulash vositalaridan qanday foydalanishlari mumkin

4 -rasm: 1 va 3 -topologiyalar bilan marshrutlash natijalari.

4-rasmda “5” da batafsil ko’rsatilgandek, bitta bitli T tipidagi ulanishlarni joylashtirish uchun teshiklardan foydalanish zarurati tufayli topologiyaning yo’li katta bo’ladi. Bu erda reja yana dizaynerning 3-qatlamdan 4-qavatgacha bo’lgan bitta bitli T tipidagi almashtirish punktlariga bo’lgan niyatini aks ettiradi. Bundan tashqari, uchinchi qavatdagi iz juda qattiq, garchi u kirish teshigida biroz kengaysa -da, tez orada tuynukdan o’tgandan keyin yana qisiladi.

PCB dizaynerlari PCB dizaynini tezda bajarish uchun topologiyani rejalashtirish va ulash vositalaridan qanday foydalanishlari mumkin

5 -rasm: Tafsilotli 4 topologiyasi bilan marshrutlash natijasi.

6 -rasmda “5” tafsilotlari bilan avtomatik o’tkazgichlarning natijasi ko’rsatilgan. 3 -qavatdagi faol qurilma ulanishlari 1 -qatlamga o’tkazishni talab qiladi. O’tish teshiklari komponent pimlari ustidan chiroyli tarzda joylashtirilgan va 1-qatlamli sim birinchi navbatda faol komponentga, so’ngra 1-qavat tortuvchi qarshilikka ulangan.

PCB dizaynerlari PCB dizaynini tezda bajarish uchun topologiyani rejalashtirish va ulash vositalaridan qanday foydalanishlari mumkin

6 -rasm: 5 -topologiyaning detallari bilan yo’naltirish natijasi.

Yuqoridagi misolning xulosasi shundan iboratki, 17 bit to’rt xil turdagi qurilmalarga bo’linadi, bu dizaynerning qatlam va yo’l yo’nalishi niyatini ifodalaydi, uni taxminan 30 soniyada olish mumkin. Keyin yuqori sifatli avtomatik kabel o’tkazilishi mumkin, kerakli vaqt taxminan 10 soniya.

Topologiyani rejalashtirishdan tortib to abstraksiya darajasini oshirib, o’zaro bog’lanishning umumiy vaqti sezilarli darajada qisqaradi va dizaynerlar o’zaro bog’liqlik boshlanishidan oldin dizaynni yakunlash imkoniyatlari haqida aniq tasavvurga ega. dizayn? Nima uchun rejalashtirishni davom ettirmaysiz va orqasiga simlar qo’shmaysiz? To’liq topologiya qachon rejalashtiriladi? Agar yuqoridagi misol ko’rib chiqilsa, bitta rejaning mavhumligi har bir tarmoqda ko’plab chiziqli segmentlari va ko’plab teshiklari bo’lgan 17 alohida tarmoq bilan emas, balki boshqa reja bilan ishlatilishi mumkin, bu kontseptsiya muhandislik o’zgarishi buyrug’i (ECO) ni ko’rib chiqishda ayniqsa muhimdir. .

Muhandislik o’zgarishi tartibi (ECO)

Quyidagi misolda FPGA pin chiqishi to’liq emas. Dizayn muhandislari PCB dizaynerlariga bu fakt haqida xabar berishdi, lekin jadval sabablari bo’yicha ular FPGA pin chiqishi tugagunga qadar dizaynni iloji boricha ilgari surishlari kerak.

Agar ma’lum pinli chiqish bo’lsa, PCB dizaynerlari FPGA maydonini rejalashtirishni boshlaydilar va shu bilan birga dizayner boshqa qurilmalardan FPGAga o’tishni hisobga olishi kerak. IO FPGA -ning o’ng tomonida bo’lishi rejalashtirilgan edi, lekin hozir u FPGA -ning chap tomonida bo’lib, pin chiqishi asl rejadan butunlay farq qiladi. Dizaynerlar yuqori darajadagi mavhumlik darajasida ishlaganligi sababli, ular FPGA atrofidagi barcha simlarni ko’chirish yukini olib tashlash va uni topologiya yo’lini o’zgartirish bilan almashtirish orqali bu o’zgarishlarga mos kelishi mumkin.

Biroq, faqat FPGalar ta’sir qilmaydi; Ushbu yangi pin chiqishlari, shuningdek, tegishli qurilmalardan chiqadigan simlarga ham ta’sir qiladi. Yo’lning oxiri, shuningdek, yassi kapsulali qo’rg’oshin kirish yo’lini joylashtirish uchun harakat qiladi; Aks holda, o’ralgan juft kabellar o’raladi va yuqori zichlikdagi PCBda qimmatli joyni yo’qotadi. Ushbu bitlarni burish uchun simlar va teshiklar uchun qo’shimcha joy kerak bo’ladi, bu dizayn bosqichining oxirida bajarilmasligi mumkin. Agar jadval qattiq bo’lsa, bu yo’nalishlarning barchasiga bunday o’zgartirish kiritish imkonsiz bo’lardi. Gap shundaki, topologiyani rejalashtirish yuqori darajadagi mavhumlikni ta’minlaydi, shuning uchun bu EKOlarni amalga oshirish ancha oson.

Dizayner niyatiga mos keladigan avtomatik yo’naltirish algoritmi sifat ustuvorligini miqdor ustuvorligidan ustun qo’yadi. Agar sifat muammosi aniqlansa, ikkita sababga ko’ra, sifatsiz simlar ishlab chiqarishni emas, balki ulanishning uzilishiga yo’l qo’yish juda to’g’ri. Birinchidan, muvaffaqiyatsiz ulanishni ulash yomon natijalar va simlarni avtomatlashtiradigan boshqa simli operatsiyalar bilan tozalashdan ko’ra osonroq. Ikkinchidan, dizaynerning niyati amalga oshadi va ulanish sifatini aniqlash uchun dizayner qoladi. Biroq, bu g’oyalar muvaffaqiyatsiz simlarning ulanishlari nisbatan sodda va mahalliylashtirilgan taqdirdagina foydali bo’ladi.

Kabelning 100% rejalashtirilgan ulanishlarga erisha olmasligi yaxshi misol. Sifatni qurbon qilishning o’rniga, ba’zi rejalashtiruvlarning muvaffaqiyatsiz bo’lishiga yo’l qo’ying va ba’zi ulanmagan simlarni ortda qoldiring. Barcha simlar topologiyani rejalashtirish yo’li bilan yo’naltiriladi, lekin ularning hammasi komponent pimlariga olib kelmaydi. Bu muvaffaqiyatsiz ulanishlar uchun joy borligini va nisbatan oson ulanishni ta’minlaydi.

Ushbu maqolaning qisqacha mazmuni

Topologiyani rejalashtirish – bu raqamli signalizatsiya qilingan tenglikni loyihalash jarayoni bilan ishlaydigan va dizayn muhandislariga osonlikcha kira oladigan asbob, lekin u murakkab rejalashtirish mulohazalari uchun ma’lum fazoviy, qatlamli va ulanish oqimi imkoniyatlariga ega. PCB dizaynerlari topologiyani rejalashtirish vositasidan dizayn boshida yoki dizayn muhandisi IP -ni olgandan keyin foydalanishlari mumkin, bu moslashuvchan asbobni kim dizayn muhitiga eng mos kelishi uchun.

Topologiyali kabellar dizaynerning rejasini bajaradi yoki yuqori sifatli kabel natijalarini beradi. Topologiyani rejalashtirish, EKOga duch kelganda, alohida ulanishlarga qaraganda ancha tezroq ishlaydi, shuning uchun topologiyaga EKOni tezroq qabul qilish imkonini beradi, bu esa tez va aniq natijalarni beradi.