როგორ შეუძლიათ PCB დიზაინერებს გამოიყენონ ტოპოლოგიის დაგეგმვისა და გაყვანილობის ინსტრუმენტები PCB დიზაინის სწრაფად დასასრულებლად?

ეს ნაშრომი ყურადღებას ამახვილებს PCB დიზაინერები, რომლებიც იყენებენ IP– ს და შემდგომ იყენებენ ტოპოლოგიის დაგეგმვისა და მარშრუტიზაციის ინსტრუმენტებს IP– ის მხარდასაჭერად, სწრაფად ასრულებენ PCB– ს მთელ დიზაინს. როგორც თქვენ ხედავთ ფიგურა 1 -დან, დიზაინის ინჟინრის პასუხისმგებლობაა IP- ის მოპოვება მცირე რაოდენობის აუცილებელი კომპონენტის განლაგებით და მათ შორის კრიტიკული ურთიერთდაკავშირების გზების დაგეგმვით. მას შემდეგ, რაც IP მიიღება, IP ინფორმაცია შეიძლება მიეწოდოს PCB დიზაინერებს, რომლებიც აკეთებენ დანარჩენ დიზაინს.

როგორ შეუძლიათ PCB დიზაინერებს გამოიყენონ ტოპოლოგიის დაგეგმვისა და გაყვანილობის ინსტრუმენტები PCB დიზაინის სწრაფად დასასრულებლად

ფიგურა 1: დიზაინის ინჟინრები იღებენ IP– ს, PCB დიზაინერები შემდგომ იყენებენ ტოპოლოგიის დაგეგმვისა და გაყვანილობის ინსტრუმენტებს IP– ის მხარდასაჭერად, სწრაფად ასრულებენ PCB– ს მთელ დიზაინს.

იმის ნაცვლად, რომ დიზაინის ინჟინერებსა და PCB დიზაინერებს შორის ურთიერთგაგებისა და გამეორების პროცესი გაიაროს დიზაინის სწორი განზრახვის მისაღებად, დიზაინერმა ინჟინრებმა უკვე მიიღეს ეს ინფორმაცია და შედეგები საკმაოდ ზუსტია, რაც ძალიან ეხმარება PCB დიზაინერებს. ბევრ დიზაინში, დიზაინის ინჟინრები და PCB დიზაინერები აკეთებენ ინტერაქტიული განლაგებას და გაყვანილობას, რაც ძვირფას დროს ხარჯავს ორივე მხრიდან. ისტორიულად, ინტერაქტიულობა აუცილებელია, მაგრამ შრომატევადი და არაეფექტური. დიზაინის ინჟინრის მიერ მოწოდებული საწყისი გეგმა შეიძლება იყოს სახელმძღვანელო ნახაზი შესაბამისი კომპონენტების, ავტობუსის სიგანის ან გამომავალი მინიშნებების გარეშე.

მიუხედავად იმისა, რომ ინჟინრებს, რომლებიც იყენებენ ტოპოლოგიის დაგეგმვის ტექნიკას, შეუძლიათ აღბეჭდონ ზოგიერთი კომპონენტის განლაგება და ერთმანეთთან დაკავშირება, რადგანაც დიზაინის დიზაინში მონაწილეობენ დიზაინერები, დიზაინმა შეიძლება მოითხოვოს სხვა კომპონენტების განლაგება, დაიჭიროს სხვა IO და ავტობუსების სტრუქტურები და ყველა ურთიერთკავშირი.

PCB დიზაინერებმა უნდა მიიღონ ტოპოლოგიის დაგეგმვა და დაუკავშირდნენ ჩამოყალიბებულ და უნაკლო კომპონენტებს ოპტიმალური განლაგების და ურთიერთქმედების დაგეგმვის მისაღწევად, რითაც გაუმჯობესდება PCB დიზაინის ეფექტურობა.

მას შემდეგ, რაც კრიტიკული და მაღალი სიმკვრივის არეები ჩამოყალიბდება და მიიღება ტოპოლოგიის დაგეგმვა, განლაგება შეიძლება დასრულდეს ტოპოლოგიის საბოლოო დაგეგმვამდე. აქედან გამომდინარე, ზოგიერთ ტოპოლოგიურ გზას შეიძლება მოუწიოს მუშაობა არსებულ განლაგებასთან. მიუხედავად იმისა, რომ მათ აქვთ დაბალი პრიორიტეტი, მათ მაინც სჭირდებათ დაკავშირება. ამრიგად, დაგეგმვის ნაწილი წარმოიშვა კომპონენტების განლაგების გარშემო. გარდა ამისა, დაგეგმვის ამ დონემ შეიძლება მოითხოვოს უფრო დეტალურად სხვა სიგნალებისათვის აუცილებელი პრიორიტეტის მინიჭება.

დეტალური ტოპოლოგიის დაგეგმვა

სურათი 2 გვიჩვენებს კომპონენტების დეტალურ განლაგებას მათი განლაგების შემდეგ. ავტობუსს აქვს 17 ბიტი ჯამში და მათ აქვთ საკმაოდ კარგად ორგანიზებული სიგნალის ნაკადი.

სურათი 2: ამ ავტობუსების ქსელის ხაზები არის ტოპოლოგიის დაგეგმვისა და განლაგების შედეგი უფრო მაღალი პრიორიტეტით.

ამ ავტობუსის დასაგეგმად PCB დიზაინერებმა უნდა გაითვალისწინონ არსებული ბარიერები, ფენის დიზაინის წესები და სხვა მნიშვნელოვანი შეზღუდვები. ამ პირობების გათვალისწინებით, მათ შეადგინეს ავტობუსის ტოპოლოგიური გზა, როგორც ეს ნაჩვენებია სურათ 3 -ში.

სურათი 3: დაგეგმილი ავტობუსი.

ფიგურა 3 -ში, დეტალი “1” ასახავს კომპონენტის ქინძისთავებს “წითელი” ზედა ფენაზე იმ ტოპოლოგიური გზისთვის, რომელიც მიდის კომპონენტის ქინძისთავებიდან დეტალამდე “2”. ამ ნაწილისთვის გამოყენებულია დაუსაბუთებელი ტერიტორია და მხოლოდ პირველი ფენაა განსაზღვრული, როგორც საკაბელო ფენა. ეს აშკარად ჩანს დიზაინის თვალსაზრისით და მარშრუტიზაციის ალგორითმი გამოიყენებს ტოპოლოგიურ გზას ზედა ფენით წითელთან. თუმცა, ზოგიერთმა დაბრკოლებამ შეიძლება ალგორითმს მიაწოდოს სხვა ფენის მარშრუტიზაციის პარამეტრები, სანამ ამ კონკრეტულ ავტობუსს ავტომატურად დაარღვევთ.

ვინაიდან ავტობუსი პირველ ფენაში მჭიდრო კვალზეა ორგანიზებული, დიზაინერი იწყებს მესამე ფენაზე გადასვლის დაგეგმვას მე -3 დეტალზე, მანძილის გათვალისწინებით, რომელსაც ავტობუსი გადის მთელ PCB- ზე. გაითვალისწინეთ, რომ ეს ტოპოლოგიური ბილიკი მესამე ფენაზე უფრო ფართოა, ვიდრე ზედა ფენა, იმ დამატებითი სივრცის გამო, რაც წინაღობის დასაყენებლად არის საჭირო. გარდა ამისა, დიზაინი განსაზღვრავს ფენის კონვერტაციის ზუსტ ადგილს (17 ხვრელი).

რადგანაც ტოპოლოგიური გზა მიჰყვება მე -3 ფიგურის მარჯვენა ცენტრის ნაწილს „4“ -ის დეტალებით, ბევრი ერთ ბიტიანი T ფორმის კვანძები უნდა იყოს ამოღებული ტოპოლოგიური ბილიკის კავშირებიდან და ცალკეული კომპონენტის ქინძისთავებიდან. PCB დიზაინერის არჩევანი არის შეინარჩუნოს კავშირის უმეტესი ნაწილი ფენა 3 -ზე და სხვა ფენებზე კომპონენტის ქინძისთავების დასაკავშირებლად. ასე რომ, მათ დახატეს ტოპოლოგიის არე, რომ მიუთითონ კავშირი ძირითადი ჩალიჩიდან 4 ფენამდე (ვარდისფერი) და ჰქონდათ ეს ერთ ბიტიანი T- ფორმის კონტაქტები 2 ფენასთან და შემდეგ აერთებდნენ მოწყობილობის ქინძისთავებს სხვა ხვრელების გამოყენებით.

ტოპოლოგიური ბილიკები გრძელდება მე –3 დონეზე, დეტალურად „5“ აქტიური მოწყობილობების დასაკავშირებლად. ეს კავშირები შემდეგ აქტიური ქინძისთავებიდან უკავშირდება ჩამოსაშლელ რეზისტორს აქტიური მოწყობილობის ქვემოთ. დიზაინერი იყენებს სხვა ტოპოლოგიურ არეს, რომ დაარეგულიროს კავშირები 3 ფენიდან 1 ფენამდე, სადაც კომპონენტის ქინძისთავები იყოფა აქტიურ მოწყობილობებად და გამწევ რეზისტენტებად.

This level of detailed planning took about 30 seconds to complete. მას შემდეგ რაც დაიწყება ეს გეგმა, PCB დიზაინერს შეიძლება მოისურვოს დაუყოვნებლივ მიმართოს ან შექმნას შემდგომი ტოპოლოგიური გეგმები, შემდეგ კი დაასრულოს ყველა ტოპოლოგიური გეგმა ავტომატური მარშრუტიზაციით. დაგეგმვის დასრულებიდან 10 წამზე ნაკლებია ავტომატური გაყვანილობის შედეგებამდე. სიჩქარეს ნამდვილად არ აქვს მნიშვნელობა და სინამდვილეში ეს დროის დაკარგვაა, თუ დიზაინერის განზრახვა იგნორირებულია და ავტომატური გაყვანილობის ხარისხი დაბალია. შემდეგი დიაგრამები აჩვენებს ავტომატური გაყვანილობის შედეგებს.

ტოპოლოგიის მარშრუტიზაცია

ზედა მარცხნიდან დაწყებული, კომპონენტის ქინძისთავებიდან ყველა მავთული განლაგებულია 1 ფენაზე, როგორც ეს გამოიხატა დიზაინერმა და შეკუმშულია მჭიდრო ავტობუსის სტრუქტურაში, როგორც ეს ნაჩვენებია დეტალებში “1” და “2” ფიგურაში 4. გადასვლა 1 დონესა და მე –3 დონეს შორის ხდება დეტალურად „3“ და იღებს ძალიან სივრცეში მყოფი ხვრელის სახეს. ისევ და ისევ, წინაღობის ფაქტორი გათვალისწინებულია, ამიტომ ხაზები უფრო ფართო და უფრო დაშორებულია, რაც წარმოდგენილია რეალური სიგანის ბილიკით.

სურათი 4: მარშრუტის შედეგები ტოპოლოგიებით 1 და 3.

როგორც ნაჩვენებია დეტალურად “4” ფიგურაში 5, ტოპოლოგიის გზა ხდება უფრო დიდი იმის გამო, რომ საჭიროა ხვრელების გამოყენება ერთ ბიტიანი T ტიპის შეერთების დასაყენებლად. Here the plan again reflects the designer’s intention for these single-bit T-type exchange points, wiring from layer 3 to layer 4. გარდა ამისა, კვალი მესამე ფენაზე ძალიან მჭიდროა, თუმცა ის ოდნავ გაფართოვდება ჩასასვლელ ხვრელში, იგი მალევე ისევ იჭიმება ხვრელის გავლის შემდეგ.

სურათი 5: მარშრუტის შედეგი დეტალური 4 ტოპოლოგიით.

სურათი 6 გვიჩვენებს ავტომატური გაყვანილობის შედეგს დეტალურად “5”. 3 -ე ფენის აქტიური მოწყობილობის კავშირები მოითხოვს 1 ფენად გარდაქმნას. გამჭოლი ხვრელები მოწყობილია კომპონენტის ქინძისთავების ზემოთ, ხოლო 1 ფენის მავთული უკავშირდება აქტიურ კომპონენტს ჯერ და შემდეგ 1 ფენის ჩამოსაშლელ რეზისტორს.

სურათი 6: მარშრუტის შედეგი დეტალური 5 ტოპოლოგიით.

ზემოაღნიშნული მაგალითის დასკვნა ის არის, რომ 17 ბიტი დეტალურად არის აღწერილი მოწყობილობის ოთხ სხვადასხვა ტიპად, რაც წარმოადგენს დიზაინერის განზრახვას ფენისა და ბილიკის მიმართულებით, რომლის გადაღება შესაძლებელია დაახლოებით 30 წამში. შემდეგ შესაძლებელია მაღალი ხარისხის ავტომატური გაყვანილობის განხორციელება, საჭირო დრო დაახლოებით 10 წამია.

გაყვანილობიდან ტოპოლოგიის დაგეგმარებამდე აბსტრაქციის დონის ამაღლებით, საერთო კავშირის დრო მნიშვნელოვნად შემცირდება, ხოლო დიზაინერებს აქვთ მკაფიოდ გააზრებული სიმკვრივე და პოტენციალი შეასრულონ დიზაინი ინტერკონექციის დაწყებამდე, მაგალითად, რატომ უნდა გააგრძელონ გაყვანილობა დიზაინი? რატომ არ გააგრძელოთ დაგეგმვა და დაამატოთ გაყვანილობა უკანა ნაწილში? როდის დაიგეგმება სრული ტოპოლოგია? თუ ზემოთ მოყვანილი მაგალითი განიხილება, ერთი გეგმის აბსტრაქცია შეიძლება გამოყენებულ იქნას სხვა გეგმით და არა 17 ცალკეული ქსელით, სადაც ბევრი ხაზის სეგმენტია და ბევრი ხვრელია თითოეულ ქსელში, კონცეფცია, რომელიც განსაკუთრებით მნიშვნელოვანია საინჟინრო ცვლილების ორდენის (ECO) განხილვისას. რა

საინჟინრო ცვლილების ორდერი (ECO)

შემდეგ მაგალითში, FPGA pin გამომავალი არასრულია. დიზაინერმა ინჟინრებმა შეატყობინეს PCB დიზაინერებს ამ ფაქტის შესახებ, მაგრამ გრაფიკის მიზეზების გამო, მათ სჭირდებათ დიზაინის მაქსიმალურად წინსვლა FPGA pin გამოყვანის დასრულებამდე.

იმ შემთხვევაში, თუ ცნობილია pin გამომავალი, PCB დიზაინერი იწყებს FPGA სივრცის დაგეგმვას და ამავდროულად, დიზაინერმა უნდა გაითვალისწინოს სხვა მოწყობილობებიდან FPGA– სკენ მიმავალი გზები. IO დაგეგმილი იყო FPGA– ს მარჯვენა მხარეს, მაგრამ ახლა ის არის FPGA– ს მარცხენა მხარეს, რამაც გამოიწვია pin გამომავალი სრულიად განსხვავებული ორიგინალური გეგმისგან. იმის გამო, რომ დიზაინერები მუშაობენ აბსტრაქციის უფრო მაღალ დონეზე, მათ შეუძლიათ შეცვალონ ეს ცვლილებები FPGA– ს გარშემო ყველა გაყვანილობის გადატვირთვის მოხსნით და მისი ტოპოლოგიური გზის მოდიფიკაციით ჩანაცვლებით.

თუმცა, ეს არ არის მხოლოდ FPGas დაზარალებული; ეს ახალი pin შედეგები ასევე იმოქმედებს დაკავშირებული მოწყობილობებიდან. ბილიკის დასასრული ასევე მოძრაობს იმისთვის, რომ მოთავსდეს ბრტყელ-ჩაკეტილი ტყვიის შესასვლელი ბილიკი; წინააღმდეგ შემთხვევაში, გადაუგრიხეს წყვილი კაბელები გადაუგრიხეს, რაც კარგავს მნიშვნელოვან სივრცეს მაღალი სიმკვრივის PCB- ზე. ამ ნაჭრების გადაბრუნება მოითხოვს დამატებით ადგილს გაყვანილობისა და პერფორაციებისთვის, რაც შეიძლება არ დაკმაყოფილდეს დიზაინის ფაზის ბოლოს. გრაფიკი რომ იყოს მკაცრი, შეუძლებელი იქნებოდა ყველა ამ მარშრუტზე ასეთი კორექტირება. საქმე იმაშია, რომ ტოპოლოგიის დაგეგმვა უზრუნველყოფს აბსტრაქციის უფრო მაღალ დონეს, ამიტომ ამ ეკო -ების განხორციელება გაცილებით ადვილია.

ავტომატური მარშრუტიზაციის ალგორითმი, რომელიც მიჰყვება დიზაინერის განზრახვას, ადგენს ხარისხის პრიორიტეტს რაოდენობრივ პრიორიტეტზე. თუ ხარისხის პრობლემა გამოვლენილია, სავსებით სწორია, რომ კავშირი გაწყდეს და არა უხარისხო გაყვანილობა, ორი მიზეზის გამო. პირველ რიგში, უფრო ადვილია გაუმართავი კავშირის დაკავშირება, ვიდრე ამ გაყვანილობის გაწმენდა ცუდი შედეგებით და გაყვანილობის სხვა ოპერაციებით, რომლებიც გაყვანილობის ავტომატიზაციას ახდენს. მეორე, დიზაინერის განზრახვა ხორციელდება და დიზაინერს რჩება კავშირის ხარისხის განსაზღვრა. თუმცა, ეს იდეები სასარგებლოა მხოლოდ იმ შემთხვევაში, თუ გაყვანილი გაყვანილობის კავშირები შედარებით მარტივი და ლოკალიზებულია.

კარგი მაგალითია კაბელის უუნარობა მიაღწიოს 100% დაგეგმილ კავშირებს. იმის ნაცვლად, რომ გაწიროთ ხარისხი, ნება მიეცით ზოგიერთმა გეგმამ ჩაიშალოს, დატოვოს ზოგიერთი დაუკავშირებელი გაყვანილობა უკან. ყველა მავთული გადის ტოპოლოგიის დაგეგმვით, მაგრამ ყველა არ იწვევს კომპონენტის ქინძისთავებს. ეს უზრუნველყოფს ადგილს წარუმატებელი კავშირებისთვის და უზრუნველყოფს შედარებით მარტივ კავშირს.

ამ სტატიის შეჯამება

ტოპოლოგიის დაგეგმვა არის ინსტრუმენტი, რომელიც მუშაობს ციფრული სიგნალიზებული PCB დიზაინის პროცესით და ადვილად მისაწვდომია დიზაინის ინჟინრებისთვის, მაგრამ მას ასევე აქვს სპეციფიკური სივრცითი, ფენისა და კავშირის ნაკადის შესაძლებლობები კომპლექსური დაგეგმვის გათვალისწინებით. PCB დიზაინერებს შეუძლიათ გამოიყენონ ტოპოლოგიის დაგეგმვის ინსტრუმენტი დიზაინის დასაწყისში ან მას შემდეგ, რაც ინჟინერი მიიღებს მათ IP- ს, იმისდა მიხედვით თუ ვინ იყენებს ამ მოქნილ ინსტრუმენტს საუკეთესოდ მოერგოს მათ დიზაინის გარემოს.

ტოპოლოგიის კაბელები უბრალოდ მიჰყვებიან დიზაინერის გეგმას ან განზრახვას უზრუნველყონ მაღალი ხარისხის საკაბელო შედეგები. ტოპოლოგიის დაგეგმვა, როდესაც ECO– ს წინაშე დგახართ, ბევრად უფრო სწრაფად მოქმედებს, ვიდრე ცალკეული კავშირები, რითაც საშუალებას აძლევს ტოპოლოგიის კაბელს უფრო სწრაფად მიიღოს ECO, რაც უზრუნველყოფს სწრაფ და ზუსტ შედეგებს.