Bendras PCB pagrindinis projektavimo procesas yra toks:

Parengiamasis paruošimas → PCB struktūros dizainas → vadovų sąrašas → taisyklių nustatymas → PCB išdėstymas → laidai → laidų optimizavimas ir šilkografija → tinklo ir KDR tikrinimas ir struktūros patikrinimas → išvesties šviesos brėžinys → šviesos piešimo peržiūra → PCB plokštės gamybos/koregavimo duomenys → PCB plokščių gamykla projekto EQ patvirtinimas → pataisos duomenų išvestis → projekto užbaigimas.

1: Paruošimas

Tai apima paketų bibliotekų ir schemų paruošimą. prieš PCB dizainas, we should first prepare the logic package of schematic SCH and the package library of PCB. Paketų bibliotekos gali būti komplektuojamos su PADS, tačiau apskritai sunku rasti tinkamų bibliotekų. Geriausia sukurti savo paketų bibliotekas pagal pasirinktų įrenginių standartinio dydžio informaciją. In principle, the PCB packaging library should be done first, and then the SCH logic packaging should be done. PCB packaging library has high requirements, which directly affects the board installation; SCH logical packaging requirements are relatively loose, as long as the definition of pin attributes and the corresponding relationship with PCB packaging on the line. PS: atkreipkite dėmesį į paslėptus kaiščius standartinėje bibliotekoje. Tada yra scheminis dizainas, paruoštas PCB dizainui.

2. PCB struktūros projektavimas

Šiame etape, atsižvelgiant į plokštės dydį ir mechaninę padėtį, PCB plokštės paviršius nubrėžiamas PCB projektavimo aplinkoje, o jungtys, mygtukai/jungikliai, varžtų skylės, surinkimo angos ir pan. Dedamos pagal padėties nustatymo reikalavimus. Ir visiškai apsvarstykite ir nustatykite laidų sritį ir ne laidų sritį (pvz., Kiek varžtų skylės aplink nelaidų zoną).

3: vadovas tinklo lentelė

Rekomenduojama pirmiausia nukreipti tinklo stalą į lentos rėmą. Import a board enclosure in DXF format or EMN format

4: Rule setting

Pagrįstas taisykles galima nustatyti atsižvelgiant į konkretų PCB dizainą. Šios taisyklės yra PADS apribojimų valdytojai, kurie gali būti naudojami norint apriboti eilučių plotį ir saugų atstumą bet kuriame projektavimo proceso taške. KITUS KDR bandymus neatitinkančios sritys pažymėtos KDR žymenimis.

Bendras taisyklių nustatymas pateikiamas prieš maketą, nes kartais kai kuriuos fanout darbus reikia atlikti išdėstymo metu, todėl taisyklės turėtų būti nustatytos gerokai prieš FANout. Kai projektavimo projektas yra didesnis, dizainas gali būti užbaigtas efektyviau. Pastaba: taisyklės nustatytos geresniam ir greitesniam dizainui, kitaip tariant, dizainerių patogumui. Bendrieji nustatymai yra šie: 1. Numatytasis eilučių plotis/tarpai tarp įprastų signalų. Pasirinkite ir nustatykite skylę. 3. Nustatykite svarbių signalų ir maitinimo šaltinių linijos plotį ir spalvą. 4. Lentos sluoksnio nustatymai.

5: PCB išdėstymas

Reikia atkreipti ypatingą dėmesį į komponentus vietoj komponentų, atsižvelgiant į faktinį dydį (plotą ir aukštį) ir santykinę padėtį tarp komponentų, kad būtų užtikrinta, jog elektros savybės ir plokštės montavimo patogumas ir galimybė seksas tuo pačiu metu turėtų būti grindžiamas pirmiau minėto principo garantija, kad atspindėtų tinkamą prietaisą, kad jis būtų tvarkingas ir gražus, Pavyzdžiui, tą patį prietaisą reikia įdėti tvarkingai ir ta pačia kryptimi, o ne „išmesti atsitiktinai“. Šis žingsnis susijęs su sunkumais, susijusiais su integruota lenta ir kitu laidų laipsniu, norėdami išleisti daug pastangų. Kai išdėstymas, gali padaryti preliminarius laidus pirmiausia ne visai teigiamai, pakankamai apsvarstyti.

6: laidai

Elektros instaliacija yra svarbiausias PCB projektavimo procesas. Tai turės tiesioginės įtakos PCB plokštės veikimui. PCB projektavimo metu laidai paprastai turi tris padalijimo lygius: pirmasis yra paskirstymas, kuris yra pagrindinis PCB projektavimo reikalavimas. Jei linija yra ne audeklas, gauti visur skrenda linija, tai bus nekvalifikuota lenta, gali pasakyti, kad nėra įrašo.

Antrasis yra patenkintas elektros našumu. Tai standartas, leidžiantis įvertinti, ar spausdintinė plokštė yra tinkama. Po paskirstymo atsargiai sureguliuokite laidus, kad jie pasiektų geriausią elektros našumą. Tada yra estetika. Jei jūsų laidų šluostė buvo prijungta, taip pat neturėkite vietos, kuri paveiktų elektros prietaisų veikimą, bet apmaudžiai pažvelkite į praeitį, pridėkite spalvingų, ryškių spalvų, pagal kurias apskaičiuojama, kaip jūsų elektrinis prietaisas yra geras, vis tiek būkite šiukšlės kitų akyse. Tai atneša daug nepatogumų bandymams ir priežiūrai. Laidai turi būti tvarkingi ir vienodi, be kryžiaus be taisyklių. Visa tai turėtų būti pasiekta užtikrinant elektros eksploatacines savybes ir atitinkant kitus individualius reikalavimus, antraip atsisakoma esmės.

Sujungimas daugiausia atliekamas laikantis šių principų: (1) Apskritai, norint užtikrinti elektros grandinės plokštės veikimą, pirmiausia reikia prijungti elektros liniją ir įžeminimo laidą. Atsižvelgiant į sąlygas, leiskite, kiek įmanoma, išplėsti maitinimo šaltinio, įžeminimo laido plotį, geriausias įžeminimo laidas yra platesnis nei elektros linija, jų santykis yra toks: įžeminimo laidas> elektros linija> signalo linija, paprastai signalo linijos plotis yra: 0.2 ~ 0.3mm (apie 8-12mil), siauriausias plotis iki 0.05 ~ 0.07mm (2-3mil), maitinimo laidas paprastai yra 1.2 ~ 2.5mm (50-100mil). Skaitmeninės grandinės PCB gali būti naudojama kaip grandinė su plačiais įžeminimo laidininkais, tai yra įžeminimo tinklas (analoginis grandinės įžeminimas tokiu būdu negali būti naudojamas). (2) in advance to the more strict requirements of the line (such as high frequency line) wiring, input and output side line should avoid adjacent parallel, so as not to produce reflection interference. Jei reikia, izoliacijai reikia pridėti įžeminimo laidą, o dviejų gretimų sluoksnių laidai turi būti statmeni vienas kitam, todėl paralelinę jungtį lengva gaminti lygiagrečiai. (3) the oscillator shell is grounded, and the clock line should be as short as possible, and it can’t be everywhere. Žemiau laikrodžio svyravimo grandinės speciali greitaeigė loginė grandinė turėtų padidinti žemės plotą ir neturėtų eiti į kitas signalo linijas, kad aplinkinis elektrinis laukas būtų nulinis;

(4) Siekiant sumažinti aukšto dažnio signalo spinduliuotę, kiek įmanoma naudokite 45 ° nutrūkusius laidus, o ne 90 ° liniją; (5) Bet kuri signalinė linija neturėtų sudaryti kilpos, jei to neįmanoma išvengti, kilpa turėtų būti kuo mažesnė; Signalo linija per skylę turi būti kuo mažesnė; (6) Rakto linija turi būti kuo trumpesnė ir storesnė, o iš abiejų pusių turi būti pridėta apsauginė žemė. (7) perduodant jautrius signalus ir triukšmo lauko signalus plokščiais kabeliais, būtina naudoti „įžeminimo linijos – signalo – įžeminimo linijos“ būdą. (8) Siekiant palengvinti gamybą ir techninę priežiūrą, tikrinimo punktai turėtų būti rezervuoti pagrindiniams signalams. (9) Baigus scheminius laidus, laidai turėtų būti optimizuoti; Tuo pačiu metu, atlikus teisingą išankstinį tinklo patikrinimą ir KDR patikrinimą, įžeminimo laidas užpildomas toje vietoje be laidų, o kaip įžeminimo laidas naudojamas didelis vario sluoksnio plotas, o nenaudojamos vietos yra sujungtos su žeme. įžeminimo laidas ant spausdintinės plokštės. Arba padarykite tai, kad daugiasluoksnė plokštė, maitinimo šaltinis, įžeminimo linija užima sluoksnį.

(1) Linija Paprastai signalo linijos plotis yra 0.3 mm (12mil), o elektros linijos plotis yra 0.77 mm (30mil) arba 1.27 mm (50mil); Atstumas tarp vielos ir vielos, tarp vielos ir trinkelės turi būti didesnis arba lygus 0.33 mm (13 milimetrų). Praktiškai reikėtų apsvarstyti galimybę padidinti atstumą, kai tai leidžia sąlygos; Kai kabelių tankis yra didelis, patartina (bet nerekomenduojama) naudoti du kabelius tarp IC kaiščių. Kabelių plotis yra 0.254 mm (10mil), o atstumas tarp kabelių yra ne mažesnis kaip 0.254mm (10mil). Ypatingomis aplinkybėmis, kai prietaiso kaištis yra tankus, o plotis siauras, linijos plotį ir tarpą tarp eilučių galima tinkamai sumažinti. (2) PAD (PAD) PAD (PAD) ir pereinamoji skylė (VIA) yra pagrindiniai reikalavimai: disko skersmuo yra didesnis nei 0.6 mm; Pavyzdžiui, universalūs kaiščio tipo rezistoriai, kondensatoriai ir integriniai grandynai, naudojant disko/skylės dydį 1.6 mm/0.8 mm (63mil/32mil), lizdą, kaištį ir diodą 1N4007, naudojant 1.8mm/1.0mm (71mil/39mil). Praktiškai jis turėtų būti nustatomas pagal faktinių komponentų dydį. Jei yra sąlygų, trinkelės dydį galima atitinkamai padidinti. PCB suprojektuotų komponentų montavimo anga turėtų būti maždaug 0.2–0.4 mm (8–16 ml) didesnė už faktinį komponentų kaiščių dydį. (3) perforacija (VIA) paprastai yra 1.27 mm/0.7 mm (50 ml/28 ml); Kai laidų tankis yra didelis, skylės dydis gali būti tinkamai sumažintas, bet ne per mažas, gali būti 1.0 mm/0.6 mm (40 ml/24 ml). PAD ir VIA: ≥ 0.3 mm (12 mililitrų) ≥ 0.3 mm (12mil) PAD ir VIA: ≥ 0.254mm (10mil) PAD ir TRACK: ≥ 0.254mm (10mil) PAD ir TRACK: ≥ 0.254 mm (10mil) TRACK ir TRACK: ≥ 0.254mm (10mil)

7: laidų optimizavimas ir šilkografija

„Nėra geriausio, tik geresnio“! Nesvarbu, kiek pastangų įdėjote į dizainą, kai baigsite, pažvelkite į jį dar kartą ir vis tiek pajusite, kad galite daug ką pakeisti. Bendra dizaino taisyklė yra ta, kad optimalus laidų sujungimas užtrunka dvigubai ilgiau nei pradinis. Pajutę, kad nieko nereikia keisti, galite kloti varį. Klojant varį, paprastai klojant įžeminimo laidą (atkreipkite dėmesį į analoginio ir skaitmeninio įžeminimo atskyrimą), daugiasluoksnei plokštei taip pat gali tekti nutiesti maitinimą. Spausdindami šilkografiją, turėtume atkreipti dėmesį į tai, kad prietaisas nebūtų užblokuotas ar pašalintas iš skylės ir pagalvėlės. Tuo pačiu metu dizainas turi būti nukreiptas į komponento paviršių, žodžio apačioje turėtų būti veidrodinis apdorojimas, kad nebūtų supainiotas lygis.

8: Tinklo, KDR ir struktūros tikrinimas

Prieš dažant šviesiai, paprastai reikia patikrinti. Kiekviena įmonė turi savo kontrolinį sąrašą, įskaitant principo, dizaino, gamybos ir kitų nuorodų reikalavimus. Toliau pateikiamas dviejų pagrindinių programinės įrangos tikrinimo funkcijų įvadas. KDR patikrinimas:

9: šviesos dažymas

Prieš dažydami šviesiai, įsitikinkite, kad fanera yra naujausia versija, kuri buvo baigta ir atitinka projektavimo reikalavimus. Šviesos dažymo išvesties failas naudojamas plokščių gamybai plokščių gamykloje, plieninio tinklo gamybai plieninių tinklų gamykloje ir gamybos proceso failas suvirinimo gamykloje.

The output files are as follows (take the four-layer board as an example) : 1). Wiring layer: refers to the conventional signal layer, mainly wiring. Jie pavadinti L1, L2, L3 ir L4, kur L reiškia laidų sluoksnio sluoksnį.

2). Šilkografinio spausdinimo sluoksnis: nurodo projektavimo dokumento sluoksnį, kuriame pateikiama informacija apie šilkografijos apdorojimą. Paprastai bus atliekamas viršutinio ir apatinio ekrano spausdinimas, jei viršutiniame ir apatiniame sluoksniuose yra įrenginių ar žymių. Pavadinimas: viršutinis sluoksnis pavadintas SILK_TOP; Pagrindinis pavadinimas yra SILK_BOTTOM.