Cấp cao PCB thường được định nghĩa là 10 lớp – 20 lớp hoặc nhiều hơn bảng mạch nhiều lớp cao. Nó khó gia công hơn so với bảng mạch nhiều lớp truyền thống và yêu cầu về chất lượng và độ tin cậy của nó rất cao. Nó chủ yếu được sử dụng trong thiết bị truyền thông, máy chủ cao cấp, điện tử y tế, hàng không, điều khiển công nghiệp, quân sự và các lĩnh vực khác. Trong những năm gần đây, nhu cầu của thị trường bo mạch cao tầng trong truyền thông ứng dụng, trạm gốc, hàng không, quân sự và các lĩnh vực khác vẫn còn mạnh mẽ, và với sự phát triển nhanh chóng của thị trường thiết bị viễn thông Trung Quốc, triển vọng của thị trường bo mạch cao tầng là đầy hứa hẹn .
Hiện tại, sản xuất quy mô lớn của các nhà sản xuất PCB cấp cao ở Trung Quốc chủ yếu đến từ các doanh nghiệp có vốn đầu tư nước ngoài hoặc một số ít doanh nghiệp trong nước. Việc sản xuất bảng mạch bậc cao không chỉ đòi hỏi đầu tư công nghệ, thiết bị cao hơn mà còn đòi hỏi sự tích lũy kinh nghiệm của cán bộ kỹ thuật và nhân viên sản xuất. Đồng thời, thủ tục nhập khẩu bo mạch cấp cao của khách hàng rất khắt khe và rườm rà nên bảng mạch cấp cao nhập vào doanh nghiệp với ngưỡng cao hơn, chu kỳ sản xuất công nghiệp hóa kéo dài hơn. Số lớp PCB trung bình đã trở thành một chỉ số kỹ thuật quan trọng để đo lường trình độ kỹ thuật và cơ cấu sản phẩm của các doanh nghiệp có PCB. Bài báo này mô tả ngắn gọn những khó khăn xử lý chính gặp phải trong quá trình sản xuất bảng mạch cấp cao và giới thiệu các điểm kiểm soát chính của quy trình sản xuất bảng mạch cấp cao để bạn tham khảo.
Một, những khó khăn sản xuất chính
So với các đặc điểm của các sản phẩm bảng mạch thông thường, bảng mạch cao cấp có các đặc điểm của các phần bảng dày hơn, nhiều lớp hơn, các đường và lỗ dày đặc hơn, kích thước đơn vị lớn hơn, lớp trung bình mỏng hơn, v.v. và không gian bên trong, liên -căn chỉnh lớp, kiểm soát trở kháng và yêu cầu độ tin cậy nghiêm ngặt hơn.
1.1 Khó khăn của việc căn chỉnh lớp xen kẽ
Do số lượng lớn các lớp bảng mạch cao, thiết kế của khách hàng ngày càng có nhiều yêu cầu khắt khe hơn về sự liên kết của các lớp PCB. Thông thường, dung sai căn chỉnh giữa các lớp được kiểm soát là ± 75μm. Xem xét kích thước lớn của thiết kế phần tử bo mạch cao tầng, nhiệt độ và độ ẩm môi trường xung quanh của xưởng chuyển đồ họa, và sự chồng chất lệch vị trí gây ra bởi sự mở rộng và co lại không nhất quán của các lớp bảng lõi khác nhau, chế độ định vị giữa các lớp và các yếu tố khác, khiến việc kiểm soát sự liên kết giữa các lớp của bảng cao tầng trở nên khó khăn hơn.
1.2 Khó khăn khi làm mạch trong
Bo mạch cao tầng sử dụng các vật liệu đặc biệt như TG cao, tốc độ cao, tần số cao, đồng dày, lớp trung bình mỏng, v.v., đặt ra yêu cầu cao về chế tạo mạch bên trong và kiểm soát kích thước đồ họa, chẳng hạn như tính toàn vẹn của trở kháng truyền tín hiệu, điều này làm tăng độ khó chế tạo mạch bên trong. Độ rộng đường dây khoảng cách đường dây nhỏ, tăng ngắn mạch hở, tăng ngắn mạch vi mô, tỷ lệ vượt qua thấp; Có nhiều lớp tín hiệu hơn trong đường dày đặc và xác suất phát hiện thiếu AOI ở lớp bên trong tăng lên. Chiều dày của tấm lõi bên trong mỏng, dễ bị gấp lại dẫn đến độ tiếp xúc kém, tấm dễ bị cuộn khi khắc; Hầu hết các ván nhà cao tầng là ván hệ thống, quy mô đơn vị lớn nên giá thành phế liệu thành phẩm tương đối cao.
1.3 Khó khăn của sản xuất ép
Nhiều tấm lõi bên trong và tấm bán bảo dưỡng được xếp chồng lên nhau, và các khuyết tật như tấm trượt, cán mỏng, khoang nhựa và cặn bong bóng dễ dàng tạo ra trong quá trình sản xuất ép. Trong thiết kế kết cấu ép tôn, cần xem xét đầy đủ khả năng chịu nhiệt, chịu điện áp của vật liệu, lượng keo và độ dày của vật liệu để đưa ra chương trình ép tấm cao tầng hợp lý. Do số lượng lớp lớn, việc kiểm soát độ giãn nở và co ngót và bù hệ số kích thước không thể giữ được tính nhất quán; Lớp cách nhiệt mỏng giữa các lớp dễ dẫn đến việc không đạt yêu cầu kiểm tra độ tin cậy giữa các lớp. Hình 1 là sơ đồ khuyết tật của sự phân tách tấm nổ sau thử nghiệm ứng suất nhiệt.

1.4 Những điểm khó khăn khi khoan
Các tấm đồng đặc biệt với TG cao, tốc độ cao, tần số cao và độ dày dày được sử dụng để tăng độ khó khi khoan nhám, gờ và khử nhiễm. Số lượng lớp, tổng độ dày đồng và độ dày tấm, khoan dao dễ gãy; CAF thất bại do BGA dày đặc và khoảng cách thành lỗ hẹp; Độ dày của tấm có thể dễ dàng dẫn đến vấn đề khoan xiên.
Ii. Kiểm soát các quy trình sản xuất chính

2.1 Lựa chọn vật liệu
Với quá trình xử lý hiệu suất cao cho các linh kiện điện tử, nhiều chức năng hơn theo hướng phát triển, đồng thời với tần số cao, tốc độ phát triển truyền tín hiệu cao, do đó hằng số điện môi vật liệu mạch điện tử và tổn thất điện môi thấp, và CTE thấp, nước thấp hấp thụ và vật liệu mạ đồng hiệu suất cao tốt hơn, để đáp ứng yêu cầu về độ tin cậy và xử lý tấm hàng đầu. Các nhà cung cấp tấm được sử dụng phổ biến chủ yếu bao gồm A series, B series, C series và D. Xem Bảng 1 để so sánh các đặc điểm chính của bốn chất nền bên trong này. Đối với sự đông đặc nửa dày trên cùng của bảng mạch đồng chọn hàm lượng nhựa cao, nửa lớp xen kẽ của lớp đông đặc của dòng nhựa là đủ để lấp đầy đồ họa, lớp điện môi quá dày dễ xuất hiện tấm hoàn thiện siêu dày, trong khi lớp mỏng, lớp điện môi dễ dàng dẫn đến thất bại trong quá trình thử nghiệm áp suất cao, trung bình nhiều lớp chẳng hạn như vấn đề chất lượng, vì vậy việc lựa chọn vật liệu điện môi là rất quan trọng.

2.2 Thiết kế cấu trúc nhiều lớp
Trong thiết kế kết cấu nhiều lớp, các yếu tố chính cần được xem xét là khả năng chịu nhiệt của vật liệu, điện trở điện áp, lượng keo và độ dày của lớp trung bình, v.v … Cần tuân thủ các nguyên tắc chính sau đây.
(1) Tấm đã được bảo dưỡng bán phần và nhà sản xuất tấm lõi phải nhất quán. Để đảm bảo độ tin cậy của PCB, tất cả các lớp viên nén bán đóng rắn nên tránh sử dụng A đơn lẻ 1080 hoặc 106 viên bán đóng rắn (ngoại trừ các yêu cầu đặc biệt của khách hàng). Khi không có yêu cầu về độ dày trung bình, độ dày của trung bình giữa các lớp phải ≥0.09mm theo IPC-A-600g.
(2) Khi khách hàng yêu cầu tấm có TG cao, tấm lõi và tấm bán bảo dưỡng nên sử dụng vật liệu có TG cao tương ứng.
(3) Chất nền bên trong 3OZ trở lên, chọn hàm lượng nhựa cao của viên bán đóng rắn, chẳng hạn như 1080R / C65%, 1080HR / C 68%, 106R / C 73%, 106HR / C76%; Tuy nhiên, nên tránh thiết kế cấu trúc của 106 tấm bán bảo dưỡng với chất kết dính cao càng tốt để tránh sự chồng chéo của nhiều tấm 106 nửa đã đóng rắn. Do sợi thủy tinh quá mỏng nên sự xẹp của sợi thủy tinh trong vùng đế lớn sẽ ảnh hưởng đến độ ổn định kích thước và độ cán của tấm nổ.
(4) Nếu khách hàng không có yêu cầu đặc biệt, dung sai độ dày của môi trường xen kẽ thường được kiểm soát bằng +/- 10%. Đối với tấm trở kháng, dung sai độ dày của môi trường được kiểm soát bởi dung sai IPC-4101 C / M. Nếu yếu tố ảnh hưởng trở kháng có liên quan đến độ dày của đế, thì dung sai của tấm cũng phải được kiểm soát bằng dung sai IPC-4101 C / M.
2.3 Kiểm soát căn chỉnh giữa các lớp
Độ chính xác của việc bù kích thước bảng điều khiển lõi bên trong và kiểm soát kích thước sản xuất cần phải dựa trên dữ liệu và dữ liệu lịch sử được thu thập trong quá trình sản xuất trong một khoảng thời gian nhất định để bù chính xác kích thước đồ họa của từng lớp của bảng điều khiển phía trên để đảm bảo tính nhất quán của mở rộng và co lại của mỗi lớp của bảng điều khiển lõi. Chọn vị trí xen kẽ có độ chính xác cao và đáng tin cậy cao trước khi ép, chẳng hạn như định vị bốn rãnh (Pin LAM), kết hợp nóng chảy và đinh tán. Chìa khóa để đảm bảo chất lượng ép là thiết lập quy trình ép phù hợp và bảo trì máy ép hàng ngày, kiểm soát keo ép và hiệu quả làm mát, giảm sự cố lệch giữa các lớp. Điều khiển liên kết giữa các lớp cần được xem xét một cách toàn diện từ giá trị bù lớp bên trong, chế độ định vị ép, các thông số quá trình ép, đặc tính vật liệu và các yếu tố khác.
2.4 Quy trình dòng bên trong
Bởi vì năng lực phân tích của máy phơi sáng truyền thống là khoảng 50μm, để sản xuất bảng cấp cao, máy ảnh trực tiếp laser (LDI) có thể được giới thiệu để cải thiện năng lực phân tích đồ họa, công suất phân tích khoảng 20μm. Độ chính xác căn chỉnh của máy phơi sáng truyền thống là ± 25μm và độ chính xác căn chỉnh giữa các lớp lớn hơn 50μm. Độ chính xác định vị của đồ thị có thể được cải thiện lên khoảng 15μm và độ chính xác định vị lớp xen kẽ có thể được kiểm soát trong phạm vi 30μm bằng cách sử dụng máy phơi sáng định vị chính xác cao, giúp giảm độ lệch vị trí của thiết bị truyền thống và cải thiện độ chính xác định vị lớp xen kẽ của tòa nhà cao tầng bảng.
Để cải thiện khả năng ăn mòn đường dây, cần phải bù đắp thích hợp cho chiều rộng của đường và miếng đệm (hoặc vòng hàn) trong thiết kế kỹ thuật, nhưng cũng cần phải xem xét thiết kế chi tiết hơn đến lượng bù đặc biệt. đồ họa, chẳng hạn như mạch vòng, mạch độc lập, v.v. Xác nhận việc bù đắp thiết kế cho chiều rộng đường trong, khoảng cách đường, kích thước vòng cách ly, đường độc lập, khoảng cách giữa lỗ và đường là hợp lý hoặc thay đổi thiết kế kỹ thuật. Việc thiết kế trở kháng và điện kháng cảm ứng cần phải chú ý đến việc bù thiết kế của đường dây độc lập và đường trở kháng có đủ hay không. Các thông số được kiểm soát tốt khi khắc, và mảnh đầu tiên có thể được sản xuất hàng loạt sau khi được xác nhận là đủ tiêu chuẩn. Để giảm xói mòn bên ăn mòn, cần phải kiểm soát thành phần của dung dịch ăn mòn trong phạm vi tốt nhất. Thiết bị dây chuyền khắc truyền thống không đủ khả năng khắc, vì vậy thiết bị có thể được sửa đổi về mặt kỹ thuật hoặc nhập khẩu vào thiết bị dây chuyền khắc có độ chính xác cao để cải thiện tính đồng nhất của quá trình khắc, giảm gờ khắc, tạp chất khắc và các vấn đề khác.
2.5 Quy trình ép
Hiện nay, các phương pháp định vị lớp xen kẽ trước khi ép chủ yếu bao gồm: định vị bốn rãnh (Pin LAM), nóng chảy, đinh tán, nấu chảy nóng và kết hợp đinh tán. Các cấu trúc sản phẩm khác nhau áp dụng các phương pháp định vị khác nhau. Đối với các tấm mức cao, định vị bốn khe (Pin LAM) hoặc hợp nhất + tán đinh, OPE sẽ đục các lỗ định vị với độ chính xác được kiểm soát đến ± 25μm. Trong quá trình sản xuất hàng loạt, cần phải kiểm tra xem từng tấm có được hợp nhất vào bộ phận hay không để ngăn chặn sự phân tầng sau này. Thiết bị ép sử dụng máy ép hỗ trợ hiệu suất cao để đáp ứng độ chính xác và độ tin cậy của căn chỉnh giữa các lớp của tấm cao tầng.
Theo cấu trúc nhiều lớp trên cùng và vật liệu được sử dụng, quy trình ép thích hợp, đặt tốc độ gia nhiệt và đường cong tốt nhất, trên quy trình ép PCB nhiều lớp thông thường, thích hợp để giảm tốc độ gia nhiệt kim loại tấm ép, kéo dài thời gian đóng rắn ở nhiệt độ cao, làm cho nhựa chảy, đóng rắn, đồng thời tránh ván trượt trong quá trình ép, vấn đề dịch chuyển giữa các lớp. Giá trị vật chất TG không cùng một bảng, không thể cùng một bảng ghi; Các thông số thông thường của bảng không được trộn lẫn với các thông số đặc biệt của bảng; Để đảm bảo tính hợp lý của hệ số giãn nở và co lại, hiệu suất của các tấm khác nhau và các tấm bán bảo dưỡng khác nhau, và các thông số tấm bán bảo dưỡng tương ứng nên được sử dụng để ép, và các vật liệu đặc biệt chưa từng được sử dụng cần phải xác minh thông số quá trình.
2.6 Quy trình khoan
Do chồng chất từng lớp, tấm và lớp đồng siêu dày, gây mòn mũi khoan nghiêm trọng và dễ gãy dụng cụ khoan. Số lượng lỗ, tốc độ rơi và tốc độ quay cần được hạ xuống một cách thích hợp. Đo chính xác sự giãn nở và co lại của tấm, cung cấp hệ số chính xác; Số lớp ≥14, đường kính lỗ ≤0.2mm hoặc khoảng cách lỗ đến dòng ≤0.175mm, sử dụng độ chính xác lỗ ≤0.025mm sản xuất khoan; Khoan bước được sử dụng cho đường kính φ4.0mm trở lên, khoan bước được sử dụng cho tỷ lệ độ dày và đường kính 12: 1, và khoan âm và dương được sử dụng cho sản xuất. Kiểm soát mặt trước và đường kính lỗ khoan. Cố gắng sử dụng dao khoan mới hoặc mài 1 dao khoan để khoan bo mạch trên. Đường kính lỗ nên được kiểm soát trong phạm vi 25um. Để giải quyết vấn đề lỗ khoan của tấm đồng dày ở mức độ cao, nó được chứng minh bằng thử nghiệm hàng loạt rằng sử dụng tấm đệm mật độ cao, số tấm xếp chồng là một và thời gian mài mũi khoan được kiểm soát trong vòng 3 lần có thể cải thiện hiệu quả lỗ khoan của lỗ khoan

Đối với tần số cao, tốc độ cao và truyền dữ liệu khối lượng lớn của bo mạch cao, công nghệ khoan ngược là một cách hiệu quả để cải thiện tính toàn vẹn của tín hiệu. Mũi khoan sau chủ yếu kiểm soát độ dài của cuống dư, độ chắc chắn của vị trí lỗ giữa hai lỗ khoan và dây đồng trong lỗ. Không phải thiết bị khoan nào cũng có chức năng khoan ngược, cần phải tiến hành nâng cấp kỹ thuật thiết bị khoan (có chức năng khoan ngược), hoặc mua máy khoan có chức năng khoan ngược. Các kỹ thuật khoan ngược được sử dụng trong các tài liệu về ngành liên quan và sản xuất hàng loạt trưởng thành chủ yếu bao gồm: phương pháp khoan ngược điều khiển độ sâu truyền thống, khoan ngược với lớp phản hồi tín hiệu ở lớp trong, tính toán độ sâu khoan ngược theo tỷ lệ chiều dày tấm, điều này sẽ không được lặp lại ở đây.
Ba, kiểm tra độ tin cậy
Mô hình hội đồng quản trị cấp cao nói chung là bảng hệ thống, dày hơn bảng nhiều lớp thông thường, nặng hơn, kích thước đơn vị lớn hơn, nhiệt dung tương ứng cũng lớn hơn, trong hàn, cần nhiều nhiệt hơn, thời gian hàn nhiệt độ cao là lâu. Mất 50 đến 90 giây ở nhiệt độ 217 ℃ (điểm nóng chảy của thiếc-bạc-đồng hàn) và tốc độ làm mát của tấm cao tầng tương đối chậm, do đó thời gian thử nghiệm của hàn lại được kéo dài. Kết hợp với các tiêu chuẩn ipC-6012C, IPC-TM-650 và các yêu cầu của ngành, thử nghiệm độ tin cậy chính của tấm cao tầng được mô tả trong Bảng 2.

Bảng2